1、近年來，能耗已經(jīng)成為嵌入式系統(tǒng)設(shè)計(jì)中人們關(guān)注的焦點(diǎn)，這主要是因?yàn)殡姵毓╇姷谋銛y式和移動(dòng)式的嵌入式產(chǎn)品的廣泛應(yīng)用。高速緩沖存儲(chǔ)器，即Cache，是為了解決存儲(chǔ)器和CPU速度匹配而出現(xiàn)的。根據(jù)程序時(shí)間和空間局部性原理，在程序運(yùn)行過程中，系統(tǒng)把部分?jǐn)?shù)據(jù)從主存中調(diào)入到Cache，從而CPU直接訪問Cache，減少訪問存儲(chǔ)器的時(shí)間。因此Cache對(duì)計(jì)算機(jī)系統(tǒng)的性能有著重要的影響。同時(shí)，Cache消耗的能量占整個(gè)處理器功耗的大部分。因此，如何降低C

2、ache的功耗有著重大的意義。
　　本文詳細(xì)的分析了國(guó)內(nèi)外低功耗Cache的研究現(xiàn)狀，在可重構(gòu)Cache技術(shù)的基礎(chǔ)上，提出了基于分支指令頻率的動(dòng)態(tài)可重構(gòu)Cache(BRDRC)方案和基于指令時(shí)間數(shù)的動(dòng)態(tài)可重構(gòu)Cache(IC-DRC)方案。動(dòng)態(tài)可重構(gòu)Cache技術(shù)是在程序運(yùn)行過程中根據(jù)程序的需求動(dòng)態(tài)的調(diào)整Cache的結(jié)構(gòu)，關(guān)閉Cache中閑置未用部分的能量消耗，從而在性能損失最小的情況下，有效地降低Cache功耗。
　　BR

3、DRC算法根據(jù)分支指令頻率監(jiān)測(cè)程序段是否發(fā)生變化，并確定容量調(diào)整。在程序段內(nèi)，狀態(tài)機(jī)根據(jù)動(dòng)態(tài)配置策略先對(duì)Cache的關(guān)聯(lián)度進(jìn)行調(diào)整，然后根據(jù)新配置下Cache的缺失率確定當(dāng)前程序段Cache的最佳結(jié)構(gòu)。與已有的算法相比，BRDRC算法不僅更有效地降低了Cache功耗，還大大減少了硬件開銷。
　　IC-DRC算法則在BRDRC算法上進(jìn)行改進(jìn)，根據(jù)指令時(shí)間數(shù)監(jiān)測(cè)程序段的變化，確定容量調(diào)整。在程序段內(nèi)，狀態(tài)機(jī)根據(jù)平均訪問時(shí)間對(duì)Cache