1、近些年來，可配置硬件由于靈活性和費用低等優(yōu)點表現(xiàn)出明顯強于ASIC的發(fā)展勢頭。但可配置硬件固有的弱點如功耗高、速度慢、資源冗余等使其在面對復(fù)雜功能設(shè)計的要求時還是會感到吃力，因此人們開始考慮通過技術(shù)上的融合在ASIC與可重配置硬件之間尋找一條中間道路--可編程片上系統(tǒng)SOPC。SOPC將FPGA與ASIC技術(shù)相融合，不僅可以降低開發(fā)SOC芯片的風(fēng)險，縮短上市時間，而且其可重構(gòu)的靈活能力提供了將同一芯片用到不同應(yīng)用中去的機會，尤其適用于不

2、斷變化和發(fā)展標(biāo)準(zhǔn)的產(chǎn)品開發(fā)中，例如通訊和網(wǎng)絡(luò)芯片產(chǎn)品等。
　　動態(tài)可重構(gòu)是指在系統(tǒng)運行過程中可重配置部分能夠被重復(fù)配置，在不同的時刻完成不同的功能。和靜態(tài)可重構(gòu)相比，動態(tài)可重構(gòu)可以更充分的利用可重配置硬件。動態(tài)可重構(gòu)技術(shù)是國際上研究的熱點，尤其是在可重配置計算方面。本文主要從可重配置SOPC研究領(lǐng)域的三個主要方面(硬件、軟件和應(yīng)用)出發(fā)，對目前的可重構(gòu)SOPC研究工作做出總結(jié)。本文所做的工作與創(chuàng)新點如下：
　　1.參與SOP

3、C系統(tǒng)的架構(gòu)設(shè)計，協(xié)助確定了整體架構(gòu)與設(shè)計目標(biāo)。SOPC系統(tǒng)中的EBI控制器設(shè)計，完成各個模塊的集成工作。
　　2.SOPC系統(tǒng)設(shè)計中的驗證環(huán)境建立以及各個模塊的驗證工作，建立了軟硬件協(xié)同仿真環(huán)境。完成了SOPC系統(tǒng)芯片的后仿真與形式驗證工作。在本文中我們提出了適合于SOPC設(shè)計的自主設(shè)計的自動化回歸驗證系統(tǒng)，使在同等95％驗證覆蓋率條件下，驗證時間縮短了約30％。
　　3.SOPC軟件系統(tǒng)設(shè)計。初始化程序設(shè)計，并編寫了UA