基于先進(jìn)加密標(biāo)準(zhǔn)（AES）算法的加密芯片設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著近年來信息產(chǎn)業(yè)的發(fā)展及對(duì)網(wǎng)絡(luò)傳輸數(shù)據(jù)安全性的考慮,保障網(wǎng)絡(luò)信息安全的加密產(chǎn)品具有廣泛的應(yīng)用前景.該課題的工作主要是對(duì)基于AES加密算法的加密芯片進(jìn)行研究和設(shè)計(jì)實(shí)現(xiàn).該文首先介紹了先進(jìn)加密標(biāo)準(zhǔn)算法的原理,該算法將安全、高效、使用的方便性和靈活性集于一體,具有硬件實(shí)現(xiàn)簡單的特性.然后是針對(duì)AES算法加密解密模塊的ASIC設(shè)計(jì).在設(shè)計(jì)的過程中,完成了整體的結(jié)構(gòu)劃分及各部分功能定義,使用Verilog HDL硬件描述語言進(jìn)行了電路的RTL級(jí)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論