1、<p>　　第一部分 數(shù)電課程設計</p><p>　　1 課程設計目的及要求</p><p>　　1.1課程設計的目的</p><p>　　1.學會使用數(shù)字電子實驗平臺</p><p>　　2.熟悉各個芯片和電路接法</p><p>　　3.熟練掌握設計觸發(fā)器的算法</p><p>

2、　　4.懂得基本數(shù)字電路的功能，并會分析和設計</p><p>　　1.2 課程設計的要求</p><p>　　1.七進制異步減法計數(shù)器（無效狀態(tài)000）</p><p>　　2.二百零七進制計數(shù)器（選用兩片74LS161芯片）</p><p>　　2 七進制同步減法計數(shù)器（無效狀態(tài)000）</p><p>　　實驗用

3、兩片74LS112，一片74LS08，一片74LS00芯片完成，導線若干</p><p><b>　　2.1 基本原理</b></p><p>　　1.序列信號是指在同步脈沖作用下循環(huán)地產生一串周期性的二進制信號.能產生這種信號的邏輯器件就稱為序列信號發(fā)生器.根據結構不同,它可分為反饋移位型和計數(shù)型兩種</p><p>　　2.計數(shù)型序列信號發(fā)

4、生器能產生多組序列信號,這是移位型發(fā)生器所沒有的功能.計數(shù)型序列信號發(fā)生器是由計數(shù)器和組合電路構成的，序列的長度P就是計數(shù)器的模數(shù)</p><p>　　3.當輸入計數(shù)脈沖到來時，需要新狀態(tài)的觸發(fā)器，有的先翻轉有的后翻轉，是異步進行的，這種計數(shù)器稱之為異步計數(shù)器。從電路結構上看，計數(shù)器中各個時鐘觸發(fā)器，有的觸發(fā)器其時鐘信號是輸入計數(shù)脈沖，有的觸發(fā)器其時鐘信號確是其他觸發(fā)器的輸出。</p><p&

5、gt;<b>　　2.2 設計過程</b></p><p>　　2.2.1 根據設計要求畫出狀態(tài)圖</p><p>　　/0 /0 /0 </p><p>　　001 010 011 100 </p><p>　　/1

6、 /0 </p><p>　　111 110 101</p><p>　　/0 /0 </p><p>　　2.2.2 根據狀態(tài)圖畫出時序圖</p><p><b>　

7、　CP</b></p><p><b>　　Q0</b></p><p><b>　　Q1</b></p><p><b>　　Q2</b></p><p>　　2.2.3 選用下降沿觸發(fā)的邊沿觸發(fā)器由時序圖可得出時鐘方程</p><p>　

8、　CP0=CP CP1=CP CP2=Q1</p><p>　　2.2.4 根據狀態(tài)圖畫卡諾圖</p><p>　　Q1Q0 </p><p>　　Q2 00 01 11 10</p><p><b>　　0<

9、/b></p><p><b>　　1</b></p><p><b>　　Y的卡諾圖</b></p><p><b>　　Q1Q0</b></p><p>　　Q2 00 01 11 10</p>

10、<p><b>　　0</b></p><p><b>　　1</b></p><p>　　次態(tài)Q2n+1Q1n+1Q0n+1的卡諾圖</p><p><b>　　Q1Q0</b></p><p>　　Q2 00 01

11、11 10</p><p><b>　　0</b></p><p><b>　　1</b></p><p>　?。╝）Q2n+1的卡諾圖</p><p><b>　　Q1Q0</b></p><p>　　Q2 00

12、 01 11 10</p><p><b>　　0</b></p><p><b>　　1</b></p><p>　　(b) Q1n+1的卡諾圖</p><p><b>　　Q1Q0</b></p><p>　　Q2

13、 00 01 11 10</p><p><b>　　0</b></p><p><b>　　1</b></p><p>　?。╟）Q0n+1的卡諾圖</p><p>　　2.2.5 根據次態(tài)卡諾圖可得出狀態(tài)方程</p><

14、;p>　　Q0n+1=Q0+Q2Q1=(Q2Q1+1)Q0+Q2Q1Q0=Q0+Q2Q1Q0</p><p>　　Q1n+1=Q1Q0+Q1Q0+Q2Q1=(Q2+Q0)Q1+Q0Q1=Q2Q0Q1+Q0Q1</p><p>　　Q2n+1=Q2Q1Q0=Q0Q1Q2+0*Q2</p><p>　　輸出方程：Y=Q2Q1</p><p>

15、;　　2.2.6 選用JK觸發(fā)器對照JK觸發(fā)器的特征方程得到特征方程 </p><p>　　Qin+1=JQi+KQi</p><p>　　J0=1 K0=Q2Q1</p><p>　　J1=Q2Q0 K1=Q0</p><p>　　J2=Q1Q0 K2=1 </p><p&

16、gt;　　2.3 仿真邏輯電路</p><p>　　2.4 仿真結果記錄</p><p>　　打開仿真按鈕并記錄相關數(shù)據</p><p>　　2.5 實際電路測試</p><p>　　按照邏輯接線圖完成實際接線，按動時鐘脈沖開關，觀察最下面三盞燈的亮滅情況，并將結果與理論值進行比較，注意事項74LS112的16引腳解5V電源，8號引腳接地。7

17、4LS08與74LS00的14引腳接5V電源，7號引腳接地</p><p><b>　　實際接線結果：</b></p><p>　　符合設計要求，能夠順利的完成計數(shù)功能并實現(xiàn)循環(huán)計數(shù)</p><p>　　2.6 設計結果評估：</p><p>　　1.模擬仿真計數(shù)成功</p><p>　　2.實際

18、接線計數(shù)成功</p><p>　　3 二百零七進制計數(shù)器（選用兩片74LS161芯片）</p><p><b>　　3.1 相關原理</b></p><p>　　獲得N進制計數(shù)器常用的兩種方法：一是用時鐘觸發(fā)器和門電路進行設計，其方法在時序電路基本設計步驟中已經做過比較詳細的介紹，在十進制計數(shù)器里講得更具體；二是用集成計數(shù)器構成。由于集成計數(shù)器

19、是廠家生產的定型產品，其函數(shù)關系已被固化在芯片中了，狀態(tài)分配即編碼是不可能改變的，而且多為純自然態(tài)序編碼，因此僅是利用清零端或置數(shù)控制端，讓電路跳過某些狀態(tài)而獲得N進制計數(shù)器</p><p><b>　　3.2 設計過程</b></p><p>　　3.2.1寫出Sn-1的二進制代碼</p><p>　　SN-1=S207-1=S206=110

20、01110</p><p>　　3.2.2求歸零邏輯</p><p>　　CR=LD=PN-1=P206</p><p>　　PN-1= P206=∏Q1=Q7Q6Q3Q2Q1</p><p>　　3.3 仿真邏輯電路</p><p>　　3.4 仿真結果評估</p><p>　　結果評估：通過

21、仿真軟件的對所設計的計數(shù)器進行的模擬仿真，所有計數(shù)狀態(tài)都完整出現(xiàn)并能夠實現(xiàn)循環(huán)計數(shù)，二百零七進制計數(shù)器設計成功</p><p>　　4 檢查錯誤的方法（附）</p><p>　　1.功能測試前，首先檢查電源是否接通，清零端和置數(shù)端是否有問題，如無問題應將置數(shù)端與清零端都置1，進一步操作。</p><p>　　2.在操作過程中，某一狀態(tài)出現(xiàn)錯誤時，應重新操作，使狀態(tài)停

22、留在最后一個正確狀態(tài)時。這時用萬用表檢查發(fā)生錯誤那一位所選用的JK觸發(fā)器的輸入狀態(tài)是否有誤，如果輸入狀態(tài)正確，則看CP脈沖是否好用，如果這些都沒有問題，可能是觸發(fā)器壞了，加入輸入狀態(tài)不正確，檢查錯誤信號所涉及的邏輯門的狀態(tài)是否有誤，再逐級往前查，直到找出錯誤</p><p>　　第二部分 模擬電子部分</p><p>　　1 模電課程設計的目的</p><p>　

23、　1.學會在multisim軟件環(huán)境下建立模型</p><p>　　2.熟練multisim基本操作</p><p>　　3.熟練掌握multisim設計出的仿真電路</p><p>　　4.懂得分析仿真結果</p><p>　　2 multisim 軟件介紹</p><p>　　工程師們可以使用Multisim交互式

24、地搭建電路原理圖，并對電路進行仿真。Multisim提煉了SPICE仿真的復雜內容，這樣工程師無需懂得深入的SPICE技術就可以很快地進行捕獲、仿真和分析新的設計，這也使其更適合電子學教育。通過Multisim和虛擬儀器技術，PCB設計工程師和電子學教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設計和測試這樣一個完整的綜合設計流程。</p><p>　　3 模擬電子設計的任務 </p><

25、p>　　1.分壓式靜態(tài)工作點穩(wěn)定電路</p><p>　　2.電流串聯(lián)負反饋放大電路</p><p>　　3.單管共射放大電路</p><p><b>　　4.三角波發(fā)生電路</b></p><p><b>　　5.滯回比較器電路</b></p><p>　　4 電路模

26、型與仿真測試</p><p>　　4.1 分壓式靜態(tài)工作點穩(wěn)定電路</p><p>　　4.1.1 仿真電路圖 </p><p>　　4.1.2 相關理論說明：在電路輸出電壓為最大不失真電壓時，就是放大電路的最佳靜態(tài)工作點。此時，將放大電路的輸入端對地短路，并進行靜態(tài)工作點測量</p><p>　　4.1.3 仿真測試結果：</p>

27、;<p>　　理論值：IB=0.022mA IC=1.545mA UCE=3.510V</p><p>　　測得值: IB=0.021316mA IC=1.544mA UCE=3.511V</p><p>　　4.2 電流串聯(lián)負反饋放大電路</p><p>　

28、　4.2.1 仿真電路圖:</p><p>　　4.2.2 相關理論說明：工作原理及其性能指標反饋電壓與輸出電流成正比，反饋信號取自輸出電流，以電壓形式相加減</p><p>　　4.2.3 仿真測試結果</p><p><b>　　波形圖:</b></p><p>　　Ui讀數(shù) Uo讀數(shù)

29、 Io讀數(shù)</p><p>　　理論值 Ui= 9.998mV Uo=45.008 mV Io=6.298uA 放大倍數(shù) A=U0/Ui=4.5</p><p>　　測試值 Ui= 9.998mV Uo=45.008 mV Io=6.298uA 放大倍數(shù)A=U0/Ui=4.5</p><p>　　4.3 單管共射放大電路</p&g

30、t;<p>　　4.3.1 仿真電路圖</p><p>　　4.3.2 相關理論說明：電路中只有一個三極管作為放大元件，而且，輸入回路和輸出回路的公共端是三極管的發(fā)射級，故稱為單管共射放大電路。三極管VT作為放大元件，是放大電路的核心。集電極電源Vcc是一個直流電源，輸出端負載上得到的較大能量由Vcc提供。集電極負載電阻Rc的作用是，將集電極電流Ic的變化轉換為集電極電壓的變化，再傳送到放大電路的輸

31、出端</p><p>　　4.3.3 仿真測試結果</p><p>　　1.分析靜態(tài)工作點，關閉V1,J1接上R3</p><p>　　IB=26.379uA UBE=6.42.312Mv</p><p>　　IC=1.443mA UCE=1.38mV</p><p>　　

32、2.加上5mV正弦電壓 U1 U0波形</p><p>　　3.AU=755.07/5=151.01 Ri=1.564124 KΩ R0=7.5KΩ</p><p>　　4.R3換用電位器，并改變大小，觀察Q點和U0的波形變化情況</p><p>　　電位器調至65％是UI與U0的波形有圖可見，Uo的波形沒有明顯的非線性失真，而且Ui 和Uo的波形相位相

33、反</p><p>　　4.4 三角波發(fā)生電路</p><p>　　4.4.1 仿真電路圖</p><p>　　4.4.2 相關理論說明：</p><p>　　1.假設t=0時積分電容上的初始電壓為零，而滯回比較器輸出端為高電平，即uo1=+UZ。因集成運放A1同相輸入端的電壓u+同時與uo1和uo有關。當uo=0，而uo1=+UZ，故u+也

34、為高電平。而當uo1=+UZ時，經反相積分，輸出電壓uo將隨時間往負方向線性增長，則u+將隨之逐漸減小，當減小至u+=u-=0時，滯回比較器的輸出端將發(fā)生跳變，使uo1由+UZ跳變?yōu)?UZ,此時u+也將跳變成為一個負值。當uo1=+UZ時，積分電路的輸出電壓uo將隨著時間往正方向線性增長，u+將隨之逐漸增大，而增大至u+=u-=0時，滯回比較器的輸出端再次發(fā)生跳變，uo1由-UZ跳變?yōu)?UZ。</p><p>　

35、　2.在Multisim中構建三角波發(fā)生電路如上圖所示：（1）由虛擬示波器可觀察到電路的輸出波形為三角波，而前一級滯回比較器的輸出波形為矩形波，如下圖所示。（2）從虛擬示波器上可測得，三角波的幅度為Uom=9.5v,振蕩周期T=9ms。</p><p>　　4.4.3 仿真測試結果</p><p>　　4.5 滯回比較器電路</p><p>　　4.5.1 仿真電路

36、圖 </p><p>　　4.5.2 相關理論說明：</p><p>　　1.滯回比較器又稱為施密特觸發(fā)器。輸入電壓uI經電阻R1加在集成運放的反相輸入端，參考電壓UREF經電阻R2接在同相輸入端此外從輸出端通過電阻RF引回同相輸入端。電阻R和背靠背穩(wěn)壓管VDZ的作用是限幅，將輸出電壓的幅度限制在正負UZ。在本電路中，當集成運放反相輸入端的電位相等，即u+=u-時，輸出端的狀態(tài)將發(fā)生跳變。

37、u+則由參考電壓及輸出電壓二者共同決定，而uo有兩種可能的狀態(tài)：+UZ和-UZ。也就是說這種比較器有兩個不同的門限電平，故傳輸特性呈滯回形狀。</p><p>　　2.在Multisim中構建滯回比較器電路如上圖所示，在輸入端加上有效值為5v的正弦電壓，利用Multisim的瞬態(tài)分析功能測得其輸入、輸出波形如下圖所示。由圖可見，輸出波形為矩形波，而且，當uI增大時，在uI ≈ 5v時uo發(fā)生跳變，而當uI減小時，

38、則在uo ≈ 2v時發(fā)生跳變，既滯回比較器的門限電平為UT+ ≈ 5v,UT- ≈ 2v。</p><p>　　4.5.3 仿真測試結果</p><p><b>　　設計心得</b></p><p>　　通過本次電子課程設計我學到了許多知識。數(shù)電部分：能夠夠根據設計需求選擇芯片，知道了一些常用芯片的功能和引腳的接法，對一個電子產品也有了一個新的

39、認識，通過電子仿真加深電路的理解，能夠運用NI Multisim設計一個合理并且簡潔的電路模型；模電部分：通過NI Multisim軟件仿真一些抽象的電路模型讓我更為直觀的了解到電路的功能、特點，讓抽象難懂的原理變得更容易理解。本次電子課程設計讓理論與實踐充分的結合在一起，讓我體會到電子技術如此有趣，中途的確遇到了一些問題，不過在努力后一個個問題都順利解決了，正所謂“實踐是檢驗真理的唯一標準”，只有自己動手做過了，才能更貼切更深刻的掌握

40、所學的知識，使自己進一步的提高。</p><p><b>　　參考文獻</b></p><p>　　[1] 蔡惟錚.集成電子技術. 北京：高等教育出版社.</p><p>　　[2] 康華光.電子技術基礎：數(shù)字部分. 北京：高等教育出版社 .</p><p>　　[3] 余孟嘗.數(shù)字電子技術基礎簡明教程.北京：高等教育出