1、橫向高壓功率器件因其易與標準CMOS工藝集成的優(yōu)點，成為制作單片開關電源控制芯片的首選，但相比于縱向器件，其導通電阻較高且版圖面積較大。為緩解上述問題，本文基于 RESURF技術研究了一種具有多級浮空場板的Triple RESURF器件結構，該結構具有擊穿電壓高、導通電阻低、工藝復雜度低、可擴展性能好等特點。
　　本文設計的Triple RESURF LDMOS采用的多級浮空場板結構，利用電容耦合效應將源漏兩極的電勢差近似線性的疊

2、加在漂移區(qū)表面，提高器件表面擊穿電壓，且避免了阻性場板產(chǎn)生的高泄漏電流。而隔離式的Triple RESURF結構，將處于N型漂移區(qū)內(nèi)部的P型深阱與源極P-body層相連通，不僅能有效降低器件的導通電阻，還可增加器件的可擴展性。利用耐壓解析模型得到，在漂移區(qū)HVNW、DPW、BNW的結深比例為1:2:7，摻雜濃度比例為1:0.598:0.072時，器件具有最優(yōu)的關態(tài)擊穿電壓。利用二維仿真分析得到，當每級場板長度LFFP=4μm，襯底濃度N

3、psub=1×1014 cm-3，漂移區(qū)注入劑量DHVNW=2.6×1012 cm-2，DDPW=3.0×1012 cm-2，DBNW=1.0×1012 cm-2，漂移區(qū)長度Ldrift=70μm時，LDMOS具有關態(tài)擊穿電壓793 V，比導通電阻128.5 mΩ.cm2的最優(yōu)化性能，較相同耐壓下常規(guī)偏移場板結構的比導通電阻降低20％。解析結果與仿真結果具有良好的一致性。
　　本文設計的Triple RESURF JFET與LDM

4、OS的工藝兼容，且縮減的源極寬度使JFET具有較高的開態(tài)擊穿電壓。二維仿真結果顯示，當源極寬度為9.6μm，柵極DPW版圖間距為3.5μm時，JFET具有關態(tài)擊穿電壓774 V，開態(tài)擊穿電壓600 V，夾斷電壓20 V至25 V的較優(yōu)性能。仿真結果最終通過了流片驗證。
　　本文設計的具有LDMOS與JFET復合功率器件結構的高壓啟動電路，將JFET的夾斷電壓作為LDMOS的柵極電壓，解決了常規(guī)電路中耗盡型LDMOS的靜態(tài)功耗高、J

5、FET的延遲時間長的問題，而基于Triple RESURF結構的復合功率器件不僅不占用額外的版圖面積，還避免了兩種器件間的相互干擾。二維仿真結果顯示，在JFET柵極DPW的版圖間距為3.5μm，源極寬度為20μm，充電電容C1為1μF，目標電壓為12.1 V時，復合功率器件的高壓啟動電路延遲時間為20 ms，較相同條件下的JFET減小了50%；在漏極電壓為700 V，功耗電阻R1為2 MΩ時，靜態(tài)功耗為8.7 mW。仿真結果與流片結果具