1、隨著全球經濟的高速發(fā)展，信息技術得到了廣泛使用，但安全形勢也相當嚴峻，尤其是支撐信息技術發(fā)展的IC產業(yè)，近幾年也出現(xiàn)了諸多安全問題。其中硬件木馬造成的危害特別嚴重，為了改變這種被動局面，進行硬件木馬的研究顯得十分必要。所以，本文建立了摻雜修正型硬件木馬IC設計體系，根據該體系進行摻雜修正型硬件木馬設計研究。首先利用TCAD工具對底層器件進行建模仿真，利用器件模型搭建基本電路并驗證；然后完成木馬標準單元的設計和物理信息的提?。蛔詈髮⒂布?/p>

2、馬設計與標準IC設計流程相結合，完成AES木馬電路設計。本文主要工作內容如下：
　　第一，詳細闡述了硬件木馬的定義、特征、分類和檢測方法等方面的內容；根據當前硬件木馬的研究現(xiàn)狀，給出摻雜修正型硬件木馬的可行性分析，并建立起摻雜修正型硬件木馬IC設計體系。論文依照該體系展開說明。
　　第二，針對摻雜修正型硬件木馬進行理論分析，建立器件模型，利用相關工具進行器件模型仿真，分析仿真結果并對模型進行修正。利用建立的基本器件模型搭建“

3、壹”型木馬電路和“零”型木馬電路進行混仿，模擬木馬電路在實際工作中的輸出特性。
　　第三，建立標準單元原理圖轉換平臺，根據原理圖連接關系和版圖結構對單元輸出部分進行修改，最終完成組合單元、時序單元和特殊單元的三種不同類型木馬單元的版圖實現(xiàn)，并對木馬單元版圖進行DRC、LVS物理驗證。對通過物理驗證的木馬標準單元進行物理信息特征化提取，以方便后期調用。
　　第四，將硬件木馬設計與標準IC設計流程相結合。首先完成目標電路RTL代