1、頻率合成器作為現(xiàn)代通信系統(tǒng)與設(shè)備的關(guān)鍵基礎(chǔ)器件，是現(xiàn)代電子系統(tǒng)的重要組成部分。目前存在的頻綜系統(tǒng)采用的頻率合成技術(shù)，主要包括直接頻率合成技術(shù)、間接頻率合成技術(shù)（Phase-locked Loop，PLL）、直接數(shù)字式頻率合成技術(shù)(Direct Digital Synthesis，DDS)以及混合式頻率合成技術(shù)。
　　本論文首先對頻率合成器的基本理論進行了敘述，分析了各類頻率合成系統(tǒng)的性能與特點，為本課題方案設(shè)計提供了理論基礎(chǔ)。其次

2、，根據(jù)課題提出的指標要求，本文提出了一種基于現(xiàn)場可編程門陣列（Field Programmable Gate Array， FPGA）控制的鎖相環(huán)技術(shù)與直接數(shù)字頻率合成技術(shù)混合工作的雷達中頻信號源模塊方案。然后，在硬件上實現(xiàn)了該雷達中頻頻率源模塊與控制電路的設(shè)計，軟件上編寫了VHDL代碼程序進行模塊控制，并對實際電路進行了調(diào)試與測試工作，從而驗證了本設(shè)計方案的可行性。
　　本方案利用FPGA進行控制，充分發(fā)揮了DDS的捷變頻、高分

3、辨率和工作模式靈活等特點，結(jié)合PLL高穩(wěn)定度的點頻源，實現(xiàn)了高質(zhì)量的，包含點頻、掃頻模式的雷達中頻信號源，測試結(jié)果中DDS雜散低于-50 dBc，相位噪聲性能優(yōu)于-80 dBc/Hz@10 kHz，隔離度高于50 dB，掃頻范圍100 MHz，周期0.5 ms，間隔8 ns；PLL雜散低于-55 dBc，相位噪聲性能優(yōu)于-80 dBc/Hz@10 kHz，隔離度高于70 dB。
　　本文中采用的設(shè)計方式和控制實現(xiàn)，可以為其他系統(tǒng)中