1、電子封裝領域中，倒裝鍵合技術發(fā)展迅猛，已逐漸適應高密度封裝需求。對于高密度的研究在凸點形態(tài)方面可分為線陣列和面陣列，在芯片結構方面可分為2D和3D。線陣列是指在芯片四邊分布引腳，從而達到高密度的目的；面陣列（球柵陣列封裝）是指球狀引腳排列成類似格子圖案，從而達到高密度的目的。2D是通過縮小凸點的尺寸和間距以達到在同樣的鍵合面積內布置盡可能多的凸點使單位面積內I/O密度增大；3D是通過減薄芯片和基板、減小凸點和焊盤高度等方式減小Z向尺寸并

2、運用硅通孔封裝技術等方式以達到Z向單位長度內布置盡可能多的芯片、基板的目的。本論文研究的是2D型線陣列芯片。
　　首先，本論文通過COMSOL軟件實現(xiàn)了對導電粒子受壓變形情況的仿真，從理論計算的角度求出鍵合過程中不同被擠壓量下單個導電粒子的體電阻阻值，并擬合出變化規(guī)律函數(shù)，同時結合實驗的觀察結果，將實際導電粒子按擠壓變形程度分為四類粒子。
　　其次，本論文設置了不同工藝參數(shù)的交叉試驗，通過顯微鏡觀察鍵合面凸點導電粒子捕捉/變

3、形情況及四點探針測出的實際阻值，根據(jù)單個導電粒子受壓導電的仿真分析及實驗實際觀測所得的四類導電粒子，建立了互連界面接觸電阻模型R（N1，N2，N3，N4），并得到實驗所用的芯片與基板鍵合的最佳工藝參數(shù)。
　　最后，本論文探討了凸點特征尺寸的變化對導電粒子捕捉的影響。通過實驗發(fā)現(xiàn)凸點和間隙中分布的導電粒子數(shù)均與其面積呈正比，且相同面積下間隙中的導電粒子數(shù)多于凸點上的導電粒子數(shù)；凸點和間隙的面積比與凸點和間距中導電粒子數(shù)比成冪函數(shù)關系