1、本文基于eMemory公司的邏輯工藝OTP單元，設計了一個存儲密度為1K′13bits的OTP存儲器，數(shù)據寬度為16bits，工作電壓范圍為2V到5.5V，電源電壓3V以上時讀取時間不超過100ns，編程時間不超過30μs，讀取電流不超過2mA，靜態(tài)電流典型值為1μA。
　　本文首先介紹了OTP存儲器的發(fā)展背景和研究進展。然后分析了OTP存儲單元的工作機制，對比研究了兩種存儲陣列結構，完成了內核架構的設計。在電路設計方面，本文詳細

2、介紹了 OTP存儲器各功能模塊的工作原理及設計方法，重點設計了電路電壓產生模塊，采用帶隙基準電路來對電源電壓進行校準得到讀取電壓，同時完成了對各個模塊仿真與分析。接著本文根據設計原理圖完成了整體電路的版圖設計和整體電路的讀寫仿真。最后對整體設計過程中遇到的幾個重點問題進行了分析和解決。
　　本課題是在0.18μm標準CMOS工藝5V器件模型上完成的設計，目前國內較少報道。本次設計的OTP存儲器IP在成本和工藝復雜度等方面都具有優(yōu)勢