1、現(xiàn)場(chǎng)可編程門陣列(FPGA)是當(dāng)今世界最富吸引力的半導(dǎo)體，被廣泛的應(yīng)用于日常生活的各個(gè)領(lǐng)域。隨著FPGA應(yīng)用的不斷擴(kuò)大，其可靠性的要求也越來越高，測(cè)試問題成為制約其發(fā)展和保證其可靠性的重要一環(huán)。
　　 針對(duì)可編程邏輯單元(CLB)，在自動(dòng)測(cè)試設(shè)備(ATE)上結(jié)合現(xiàn)有的測(cè)試配置方案，提出了僅需一次配置的FPGA測(cè)試配置新方案，并完成了測(cè)試。該方法首先在ISE設(shè)計(jì)軟件中將CLB配置為某特定功能電路，經(jīng)過前后仿真確認(rèn)無誤后下載到FPG

2、A中。然后在ATE上對(duì)下載后的設(shè)計(jì)電路編寫功能測(cè)試程序進(jìn)行功能測(cè)試，并根據(jù)器件資料進(jìn)行參數(shù)測(cè)試。最后使用可測(cè)性設(shè)計(jì)(DFT)中的邊界掃描法配合傳統(tǒng)測(cè)試方法，達(dá)到了對(duì)FPGA的有效全面地測(cè)試。
　　 以Xilinx公司的spartan-3系列芯片為測(cè)試對(duì)象，在ATE上實(shí)現(xiàn)FPGA的在線配置、功能測(cè)試、參數(shù)測(cè)試以及邊界掃描測(cè)試。實(shí)驗(yàn)表明該方法具有故障覆蓋率高、測(cè)試易于實(shí)現(xiàn)和測(cè)試成本低等特點(diǎn)，從而為FPGA面向應(yīng)用的測(cè)試提供了一種切實(shí)