1、由于可配置的處理器可以針對(duì)某種特定應(yīng)用進(jìn)行指令集的裁制,在嵌入式系統(tǒng)設(shè)計(jì)中被越來(lái)越廣泛地使用。本文介紹一種可配置可擴(kuò)展的體系結(jié)構(gòu)——傳輸觸發(fā)體系結(jié)構(gòu)(Transport Triggered Architecture,TTA),提出并實(shí)現(xiàn)了面向TTA處理器的編譯器的后端優(yōu)化設(shè)計(jì)。本文主要設(shè)計(jì)并實(shí)現(xiàn)了線性掃描算法在面向TTA處理器的編譯器中寄存器分配的優(yōu)化,此外還提出了如何將基于線性掃描的寄存器分配與指令調(diào)度的兩大任務(wù)進(jìn)行合作的一種新方法并

2、進(jìn)行了實(shí)現(xiàn)。
　　 目前,針對(duì)通用處理器的編譯器已經(jīng)能夠生成非常高效的代碼,但大多數(shù)編譯技術(shù)都是以固定結(jié)構(gòu)的通用處理器為前提。因此針對(duì)可配置處理器進(jìn)行代碼的優(yōu)化是當(dāng)前編譯器設(shè)計(jì)的一個(gè)挑戰(zhàn),也是解決可配置處理器應(yīng)用的一個(gè)艱巨而重要的任務(wù)。而編譯器后端設(shè)計(jì)將是TTA處理器得以廣泛應(yīng)用的關(guān)鍵。
　　 本文將線性掃描算法用于面向TTA處理器的編譯器的后端優(yōu)化設(shè)計(jì)中,主要用于實(shí)現(xiàn)全局寄存器分配。這種算法的應(yīng)用使得面向TTA處理器的

3、編譯器具有諸多優(yōu)點(diǎn),如所生成目標(biāo)代碼質(zhì)量高,算法的時(shí)間和空間復(fù)雜度低,易于實(shí)現(xiàn)。在寄存器數(shù)目相同而有大量的變量競(jìng)爭(zhēng)時(shí)這種算法的優(yōu)勢(shì)尤其明顯。另外,本文還對(duì)基于線性掃描算法的一系列算法優(yōu)化進(jìn)行了深入研究和探索。指令調(diào)度是編譯器后端設(shè)計(jì)的另一重大模塊,它與寄存器分配的排序問(wèn)題一直是影響編譯器性能的關(guān)鍵因素,本文提出一種對(duì)基于線性掃描的寄存器分配和指令調(diào)度的合作優(yōu)化的算法,通過(guò)在互相制約的寄存器和指令調(diào)度之間尋找一個(gè)平衡點(diǎn)來(lái)提高代碼的質(zhì)量,對(duì)