已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、在現代通信中,常常使用糾錯編碼技術來提高系統(tǒng)性能,其中卷積碼由于其出色的糾錯性能而得到了廣泛使用.Viterbi譯碼算法是卷積碼的一種概率譯碼算法,其本質就是最大似然譯碼.在實際應用中,如何根據要求有效實現Viterbi譯碼器是很重要的,文中討論了幾種不同的方法來滿足設計要求.為了提高譯碼速度,對Viterbi算法的瓶頸所在ACS單元使用流水線和塊處理的方法,使得反饋環(huán)的處理可以在多個時鐘周期里完成.隨后,對減小譯碼器規(guī)模的方法做了詳細
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- Viterbi譯碼器的FPGA實現.pdf
- 高速Viterbi譯碼器的FPGA實現.pdf
- 基于SystemC的Viterbi譯碼器實現.pdf
- VerlogHDL實現Viterbi譯碼器的研究.pdf
- 高速Viterbi譯碼器的研究與實現.pdf
- 基于FPGA的Viterbi譯碼器實現.pdf
- 低功耗Viterbi譯碼器的設計與實現.pdf
- 全并行Viterbi譯碼器的FPGA實現.pdf
- UWB中Viterbi譯碼器的FPGA設計與實現.pdf
- 可配置的Viterbi譯碼器的FPGA實現.pdf
- 參數化Viterbi譯碼器的FPGA實現.pdf
- Viterbi譯碼器的FPGA實現技術研究.pdf
- Viterbi譯碼器的硬件設計.pdf
- 高速VITERBI譯碼器的研究與設計.pdf
- Viterbi譯碼器的FPGA設計.pdf
- WCDMA中Viterbi譯碼器IP核的研究與實現.pdf
- Viterbi譯碼器的低功耗設計.pdf
- 高密度光盤Viterbi譯碼器的FPGA設計與實現.pdf
- 大約束度Viterbi譯碼器的低功耗硬件設計與實現.pdf
- 一種多模式Viterbi譯碼器的設計與實現.pdf
評論
0/150
提交評論