1、西安電子科技大學博士學位論文高性能sigmadeltaADC的設(shè)計與研究姓名：李迪申請學位級別：博士專業(yè)：微電子學與固體電子學指導教師：楊銀堂20100401ii高性能sigmadeltaADC的設(shè)計與研究減少數(shù)字電路的運算量和所需的存儲單元，分解后的多級濾波器的運算量和存儲量要遠小于未分解的單個濾波器。經(jīng)過數(shù)字濾波器后的信號采樣頻率為奈奎斯特頻率，為隨后的數(shù)字信號處理降低了運算量。由于芯片中既有模擬電路，又有數(shù)字電路，為了防止數(shù)字電路

2、的噪聲影響模擬電路的性能，版圖的設(shè)計也至關(guān)重要。然而，單環(huán)結(jié)構(gòu)的sigmadeltaADC難以做到高速的性能。因此，未來的sigmadeltaADC將面臨同時具備高速、高精度和低功耗性能的挑戰(zhàn)。有鑒于此，本文對于寬帶級聯(lián)結(jié)構(gòu)，提出了一個應(yīng)用于無線本地局域網(wǎng)(WirelessLocalAreawksWLAN)的改進型低失真sigmadeltaADC。采用前饋MASH24b24b多位級聯(lián)結(jié)構(gòu)，在第二級加入反饋因子，并且每級都使用四位的量化器

3、以減少量化噪聲，從而得到較好的系統(tǒng)性能。由于所采用的四位DAC(DigitaltoAnalogConverter)具有非線性的缺點，需要使用數(shù)字校正技術(shù)對其進行優(yōu)化。目前，較為流行的數(shù)字校正技術(shù)為動態(tài)元件匹配(DynamicElementsMatchDEM)技術(shù)，而其中以數(shù)據(jù)權(quán)重平均(DataWeightedAveragingDWA)技術(shù)最為簡單和實用。整個調(diào)制器采用0.18μmCMOS工藝設(shè)計，工作電壓1.8V。測試結(jié)果表明：對于－6