1、早期的集成電路測試主要通過功能測試向量來完成，但隨著系統(tǒng)復(fù)雜度的不斷提高和工藝技術(shù)的日益發(fā)展，可測性設(shè)計已經(jīng)成為了集成電路設(shè)計所必不可少的輔助設(shè)計手段。本論文的工作目標(biāo)是針對集成電路設(shè)計和制造技術(shù)的發(fā)展新趨勢，構(gòu)建了數(shù)字信號處理器DSP的可測性設(shè)計解決方案。 可測性設(shè)計即調(diào)整電路的內(nèi)部結(jié)構(gòu)，使電路變得易測。本文針對DSPF240的結(jié)構(gòu)特點(diǎn)，研究并實現(xiàn)了邊界掃描、內(nèi)部部分掃描和內(nèi)建自測試三種可測性設(shè)計技術(shù)，取得了良好的效果。

2、 邊界掃描測試是針對芯片的應(yīng)用系統(tǒng)進(jìn)行測試的；本文按照IEEE1149.1標(biāo)準(zhǔn)詳細(xì)設(shè)計了邊界掃描測試系統(tǒng)，應(yīng)用到芯片內(nèi)部測試，節(jié)約了測試I/O口消耗，簡化了測試過程。為了克服時序電路由于狀態(tài)很難確定所導(dǎo)致的測試復(fù)雜度，采用了掃描技術(shù)；根據(jù)芯片的實際情況，設(shè)計了基于MUX的全掃描結(jié)構(gòu)，既得到了較高的故障覆蓋率，又對芯片面積影響較小，達(dá)到了較好的效果。 由于定點(diǎn)DSPF240芯片內(nèi)有SRAM，而SRAM的片外測試比較困難且速度較慢