1、折疊插值模數轉換器將線性的模擬信號轉換為折疊信號，此折疊信號減少了整個輸入的范圍，因此相對于全并行式模數轉化器來說減少了比較器的個數，從而節(jié)省了整體的面積和功耗。
　　傳統的折疊插值模數轉換器的結構預處理器的個數較多，所以應用套筒式的整體結構，可是這時預處理器需要較大的帶寬，本論文采用了流水式折疊插值結構，此結構的優(yōu)勢是降低了對預處理器帶寬的要求，同時保證了處理速度，這種模數轉換器可以應用于高速高精度領域。
　　為了突破高速

2、的難關，并且有較高的精度，引入流水式折疊插值結構，采用行為級建模對整體結構進行仿真，在算法上驗證了此結構的可行性。然后，利用了電阻插值技術，使比較器個數進一步減少。為了提高整體模數轉換器的精度采用了多次插值，這樣既增加了整體的分辨率，也降低了芯片的面積。考慮到降低誤差的影響，在設計中采用了電阻平均化、數字糾正和減少輸入失調等方法。
　　為了滿足整體模數轉換器的精度要求，在整體結構中的最前方加入了高精度高速的采用保持電路，同時解決了

3、粗量化和細量化之間的時間上不一致的問題，提高了整體模數轉換器的動態(tài)特性。
　　由于整體模數轉換器需要穩(wěn)定和準確的參考電壓，所以本文中利用了一個糾正電流產生器，應用在帶隙基準電壓電路中形成了二階補償的帶隙電壓基準源，它在低壓環(huán)境下具有更低溫度系數。
　　為了得到更高的精度，本文利用折疊電路的信號作為選擇控制信號，對整體的插值信號進行選擇，這樣能夠保證整體模數轉換器在不降低速度的同時具有更高的線性度。
　　對整體電路進行設