

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、當集成電路的特征尺寸發(fā)展到90nm時,MOS器件的柵介質(zhì)層厚度將至2nm以下,僅相當于幾個原子的厚度。在電源電壓與柵介質(zhì)層厚度不再等比例減小的情況下,柵介質(zhì)層內(nèi)的電場強度不斷增加,導致的經(jīng)時擊穿(TDDB)問題越來越受到人們的關注并成為集成電路的主要失效機理之一。
目前,電子產(chǎn)品的故障預測與健康管理(PHM)技術得到廣泛的認可,無論從成本的節(jié)省,還是避免故障的發(fā)生,都具有較大的優(yōu)勢。電子產(chǎn)品的PHM技術方法主要有三種:預兆單元
2、法、失效先兆監(jiān)測指針法和壽命消耗監(jiān)控法。本文基于 PHM技術的預兆單元法,設計了一種監(jiān)測 MOS晶體管經(jīng)時擊穿的失效預警電路。主要包括互不交疊的時鐘模塊、應力電壓產(chǎn)生模塊、降壓模塊和輸出模塊等電路。其中,互不交疊的時鐘模塊為應力電壓產(chǎn)生模塊提供兩個不交疊的時鐘信號驅(qū)動;應力電壓產(chǎn)生模塊采用了一種新型升壓電荷泵電路,該電荷泵在輕負載時能產(chǎn)生較高的輸出電壓,并且在產(chǎn)生高壓應力的同時,避免自身 MOS晶體管的柵介質(zhì)處在應力之下,從而提高了可靠
3、性;應力電壓產(chǎn)生模塊產(chǎn)生的應力電壓經(jīng)降壓模塊分別加載到MOS電容和輸出模塊;MOS電容在應力作用下加速失效,從而可預警發(fā)生的TDDB。
基于SMIC0.18 um CMOS工藝,利用Cadence Spectre仿真工具對所設計的TDDB失效預警電路進行仿真,結果表明:當失效預警電路處于應力狀態(tài)并未發(fā)生擊穿失效時,輸出高電平;一旦發(fā)生 TDDB失效,輸出低電平,即發(fā)出報警信號,達到了要求設計目標。所設計的TDDB失效預警電路具
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 紅外收發(fā)集成電路設計.pdf
- 異步集成電路設計技術及單元電路設計研究.pdf
- 高k柵介質(zhì)CMOS集成電路老化模型研究.pdf
- 集成電路設計企業(yè)認定證書
- 深圳集成電路設計服務協(xié)議
- WCDMA射頻前端集成電路設計.pdf
- 達林頓驅(qū)動陣列集成電路設計.pdf
- 異步集成電路設計方法研究.pdf
- CMOS模擬IP集成電路設計.pdf
- 白光LED驅(qū)動集成電路設計.pdf
- 《專用集成電路設計基礎》
- 模擬延時單元集成電路設計.pdf
- 或記暫記集成電路設計.pdf
- 關于制定中關村集成電路設計企業(yè)
- 基于準浮柵技術的低壓模擬集成電路設計研究.pdf
- 硅基射頻開關集成電路設計.pdf
- 微波單片專用集成電路設計.pdf
- 衛(wèi)星測控專用集成電路設計.pdf
- 航天專用低功耗集成電路設計.pdf
- 定制集成電路設計流程研究.pdf
評論
0/150
提交評論