1、<p>　　計算機組成原理課程設計</p><p>　　題 目：復雜模型機的設計 </p><p><b>　　前 言</b></p><p>　　該設計是根據(jù)計算機組成原理課程所學的知識，設計、開發(fā)的一套簡單模型機。是在DVCC試驗機上實現(xiàn)的，此系列實驗系統(tǒng)作為較高層次、專用于計算機原理課程教學實驗

2、的實驗計算機系統(tǒng)具有良好的實驗性能和系統(tǒng)的完整性以及可擴展性。 </p><p>　　良好的實驗性體現(xiàn)在DVCC系列機能很好地完成計算機硬件系統(tǒng)各功能部件的教學實驗，它包括運算器部件、控制器部件、主存儲器部件、總線和幾種最重要的外設接口實驗，包括中斷、定時計數(shù)器、輸入/輸出接口等；計算機的CPU自行設計與實現(xiàn)，配有小的監(jiān)控程序，有自己的匯編語言的支持。在相應軟件的配合下，將各功能部件有機的結合起來，完成計算機整機

3、的實驗。 </p><p>　　系統(tǒng)的完整性體現(xiàn)在DVCC系列機與學生常見到的簡單計算機大體相同，其主要組成與運行方式和PC機差不多，該系列機是一臺硬軟件相對完整、配置巧妙合理的完整的計算機系統(tǒng)，通過它能體現(xiàn)出重要教學內容、能完成主要教學實驗項目。 </p><p>　　可擴展性體現(xiàn)在（1）支持高級與初級兩個層次上兩種方式的實驗，高層次的實驗方式是指DVCC系列機與PC微機連起來運行，可以

4、動態(tài)顯示整個實驗過程中數(shù)據(jù)流的流向和當前的各種參數(shù)；初級實驗方式是指不接任何計算機外圍設備，只用DVCC系列機上的開關、按鍵及指示燈、數(shù)碼管顯示器等操作，控制實驗機的運行，同時顯示運行的結果。（2）在基本系統(tǒng)上支持多項擴展功能，它包括一個在系統(tǒng)大規(guī)?？删幊唐骷?，一個并行接口電路，一個定時/計數(shù)器電路，一個用萬能接線板組成的通用擴展實驗板。 </p><p><b>　　摘 要</b><

5、;/p><p>　　本設計完成一個簡單模型計算機的設計，設計中使用的運算器是74LS181，存儲器是6264，與相應的譯碼電路、鎖存電路以及輸入輸出電路組成了模型機的硬件基礎。當然光有硬件電路不是一個完整的計算機，本設計還設計了相應的微指令和微程序組成具有一定功能的指令系統(tǒng)，包括IN,OUT,STA,LDA,JMP,BZC,CLR,MOV,AND,OR,HALT。為了測試指令系統(tǒng)的正確性，設計中還編寫了小程序A AN

6、D B OR C 來驗證指令。</p><p>　　關鍵詞：簡單模型計算機機 運算器 存儲器 微指令 微程序</p><p><b>　　目 錄</b></p><p><b>　　前 言1</b></p><p><b>　　摘 要2</b><

7、/p><p>　　第一章 設計目的和設計原理4</p><p><b>　　1.1設計目的4</b></p><p><b>　　1.2設計原理4</b></p><p>　　第二章 總體設計6</p><p>　　第三章 詳細設計7</p><p&

8、gt;　　3.1運算器的物理結構7</p><p>　　3.2存儲器系統(tǒng)的組成與說明10</p><p>　　3.3指令系統(tǒng)的設計與指令分析11</p><p>　　3.4微程序控制器的邏輯結構及功能12</p><p>　　3.5微程序的設計與實現(xiàn)16</p><p>　　第四章 系統(tǒng)調試22</p

9、><p><b>　　總 結23</b></p><p><b>　　參考文獻24</b></p><p><b>　　致 謝25</b></p><p>　　第一章 設計目的和設計原理</p><p><b>　　1.1設計目的<

10、/b></p><p>　　融會貫通計算機組成原理課程中各章的內容，通過知識的綜合運用，加深對計算機系統(tǒng)各模塊的工作原理及相互聯(lián)系的認識，特別是對硬連線控制器的認識，建立清晰的整機概念。對計算機的基本組成、部件的設計、部件間的連接、微程序控制器的設計、微指令和微程序的編制與調試等過程有更深的了解,加深對理論課程的理解。</p><p>　　在掌握部件單元電路實驗的基礎上，進一步將其組

11、成系統(tǒng)地構造一臺基本模型計算機。</p><p><b>　　1.2設計原理</b></p><p><b>　　（1）運算器</b></p><p>　　設計中所用的運算器數(shù)據(jù)通路，其中運算器由兩片74LS181以并/串形成8位字長的ALU構成。運算器的輸出經(jīng)過一個三態(tài)門74LS245(U33)到ALUO1插座，實驗時用

12、8芯排線和內部數(shù)據(jù)總線BUSD0～D7插座BUS1～6中的任一個相連，內部數(shù)據(jù)總線通過LZD0～LZD7顯示燈顯示；運算器的兩個數(shù)據(jù)輸入端分別由二個鎖存器74LS273（U29、U30）鎖存，兩個鎖存器的輸入并聯(lián)后連至插座ALUBUS，測試時通過8芯排線連至外部數(shù)據(jù)總線EXD0～D7插座EXJ1～EXJ3中的任一個；參與運算的數(shù)據(jù)來自于8位數(shù)據(jù)開并KD0～KD7，并經(jīng)過一三態(tài)門74LS245（U51）直接連至外部數(shù)據(jù)總線EXD0～EXD

13、7，通過數(shù)據(jù)開關輸入的數(shù)據(jù)由LD0～LD7顯示。 </p><p>　　算術邏輯運算功能發(fā)生器 74LS181（U31、U32）的功能控制信號S3、S2、S1、S0、CN、M并行相連后連至SJ2插座，測試時通過6芯排線連至6位功能開關插座UJ2，以手動方式用二進制開關S3、S2、S1、S0、CN、M來模擬74LS181（U31、U32）的功能控制信號S3、S2、S1、S0、CN、M；其它電平控制信號LDDR1、L

14、DDR2、ALUB`、SWB`以手動方式用二進制開關LDDR1、LDDR2、ALUB、SWB來模擬，這幾個信號有自動和手動兩種方式產生，通過跳線器切換，其中ALUB`、SWB`為低電平有效，LDDR1、LDDR2為高電平有效。 </p><p>　　另有信號T4為脈沖信號，在手動方式下進行實驗時，只需將跳線器J23上T4與手動脈沖發(fā)生開關的輸出端SD相連，按動手動脈沖開關，即可獲得實驗所需的單脈沖。</p&

15、gt;<p>　　帶進位控制運算器增加進位控制部分，其中高位74LS181（U31）的進位CN4通過門UN4E、UN2C、UN3B進入UN5B的輸入端D，其寫入脈沖由T4和AR信號控制，T4是脈沖信號，在手動方式下進行實驗時，只需將跳線器J23上T4與手動脈沖發(fā)生開關的輸出端SD相連，按動手動脈沖開關，即可獲得測試所需的單脈沖。AR是電平控制信號（低電平有效），可用于實現(xiàn)帶進位控制實驗。從圖中可以看出，AR必須為“0”電平

16、，D型觸發(fā)器74LS74（UN5B）的時鐘端CLK才有脈沖信號輸入。才可以將本次運算的進位結果CY鎖存到進位鎖存器74LS74（UN5B）中。</p><p><b>　?。?）存儲器</b></p><p>　　主存儲器單元電路主要用于存放實驗機的機器指令，它的數(shù)據(jù)總線掛在外部數(shù)據(jù)總線EXD0～EXD7上；它的地址總線由地址寄存器單元電路中的地址寄存器74LS273

17、（U37）給出，地址值由8個LED燈LAD0～LAD7顯示，高電平亮，低電平滅；在手動方式下，輸入數(shù)據(jù)由鍵盤提供，并經(jīng)一三態(tài)門74LS245（U51）連至外部數(shù)據(jù)總線EXD0～EXD7，實驗時將外部數(shù)據(jù)總線EXD0～EXD7用8芯排線連到內部數(shù)據(jù)總線BUSD0～BUSD7，分時給出地址和數(shù)據(jù)。它的讀信號直接接地；它的寫信號和片選信號由寫入方式確定。該存儲器中機器指令的讀寫分手動和自動兩種方式。手動方式下 ，寫信號由W/R` 提供，片選信

18、號由CE`提供；自動方式下，寫信號由控制CPU的P1.2提供，片選信號由控制CPU的P1.1提供。 </p><p>　　由于地址寄存器為8位，故接入6264的地址為A0～A7，而高4位A8～A12接地，所以其實際使用容量為256字節(jié)。6264有四個控制線：CS1 第一片選線、CS2第二片選線、OE讀線、WE寫線。其功能如表3—4所示。CS1片選線由CE`控制（對應開關CE）、OE讀線直接接地、WE寫線由W/R`

19、控制（對應開關WE）、CS2直接接+5V。</p><p>　?。?）部件測試過程中，各部件單元的控制信號是人為模擬產生的，而總體測試將能在微程序控制下自動產生各部件單元控制信號，實現(xiàn)特定指令的功能。這里，測試計算機數(shù)據(jù)通路的控制將由微程序控制器來完成，CPU從內存中取出一條機器指令到指令執(zhí)行結束的一個指令周期全部由微指令組成的序列來完成，即一條機器指令對應一個微程序。 </p><p>

20、　　為了向主存儲器RAM中裝入程序或數(shù)據(jù)，并且檢查寫入是否正確以及能運行主存儲器中的程序，必須設計三個控制操作微程序。 </p><p>　　·存儲器讀操作：撥動總清開關后，置控制開關SWB、SWA為“0 0”時，按要求連線后，連續(xù)按“啟動運行”開關，可對主存儲器RAM連續(xù)手動讀操作。 </p><p>　　·存儲器寫操作：撥動總清開關后，置控制開關SWB、SWA為“0

21、 1”時，按要求連線后，再按“啟動運行”開關，可對主存儲器RAM進行連續(xù)手動寫入。 </p><p>　　·運行程序：撥動總清開關后，置控制開關SWB、SWA為“1 1”時，按要求連線后，再按“啟動運行”開關，即可轉入到第01號“取址”微指令，啟動程序運行。 </p><p>　　上述三條控制指令用兩個開關SWC、SWA的狀態(tài)來設置，其定義如下：</p><p

22、><b>　　表1-1 控制指令</b></p><p>　　(4) 指令寄存器 </p><p>　　指令寄存器用來保存當前正在執(zhí)行的一條指令。當執(zhí)行一條指令時，先把它從內存取到緩沖寄存器中，然后再傳送到指令寄存器。指令劃分為操作碼和地址碼字段，由二進制構成，為了執(zhí)行任何一條給定的指令，必須對操作碼進行測試P(1)，通過節(jié)拍脈沖T4的控制以便識別所要求的操作。

23、“指令譯碼器”根據(jù)指令中的操作碼進行譯碼，強置微控器單元的微地址，使下一條微指令指向相應的微程序首地址。 </p><p><b>　　第二章 總體設計</b></p><p>　　基本整機模型數(shù)據(jù)框圖如圖2-1所示，計算機數(shù)據(jù)通路的控制將由微程序控制器來完成，CPU從內存中取出一條機器指令到指令執(zhí)行結束的一個指令周期全部由微指令組成的序列來完成，即一條機器指令對應一

24、個微程序。</p><p>　　圖2-1 模型機的數(shù)據(jù)通路圖</p><p>　　數(shù)據(jù)的通路從程序計數(shù)器PC的地址送到主存的地址寄存器，根據(jù)地址寄存器的內容找到相應的存儲單元。</p><p>　　存儲器中的數(shù)據(jù)是指令時，那么數(shù)據(jù)是從RAM送到總線，再從總線送到IR中。</p><p>　　存儲器中的數(shù)據(jù)是需要加工的數(shù)據(jù)時，那么數(shù)據(jù)是從RAM

25、送到總線，再動總線送到通用寄存器中等待加工。</p><p>　　數(shù)據(jù)加工過程中，兩個數(shù)據(jù)是從總線上將數(shù)據(jù)分別分時壓入兩個暫存器中，等待運算部件的加工，在數(shù)據(jù)加工完成以后。運算結果是通過三態(tài)門送到總線上。</p><p>　　三態(tài)門的控制時由微控制器來控制。</p><p><b>　　第三章 詳細設計</b></p><p

26、>　　3.1運算器的物理結構</p><p>　　運算器模塊主要由兩片74LS181、暫存器兩片74LS273等構成。其中74LS181可通過控制器相應的控制指令來進行某種運算，具體由S0、S1、 S2、S3、S4、M來決定。T4是它的工作脈沖，正跳變有效。寄存器堆模塊為實驗計算機提供了2個8位通用寄存器。它們用來保存操作數(shù)及其中間運算結果，它對運算器的運算速度、指令系統(tǒng)的設計等都有密切的關系。</p

27、><p>　　下面是芯片74LS181的控制邏輯引腳的功能表以及邏輯引腳圖如表3-1所示：</p><p>　　表3-1 74LS181的控制邏輯引腳的功能表</p><p>　　圖3-1 74LS181的邏輯引腳圖</p><p>　　其中各個引腳的功能如下所示：</p><p>　　M：算術/邏輯運算選擇輸入</

28、p><p>　　M=0算術運算 M=1邏輯運算</p><p>　　Cn：帶或不帶進位運算選擇輸入</p><p>　　Cn =0帶進位 Cn =1不帶進位</p><p>　　S3～S0：函數(shù)選擇輸入，A3～A0：4位輸入數(shù)據(jù)，B3～B0：4位輸入數(shù)據(jù)</p><p>　　F3～F0

29、：4位表示運算結果的輸出，C n+4：進位輸出</p><p>　　圖3-2 74LS273的引腳圖</p><p>　　其中，Q0-Q7表示寄存器的8位數(shù)據(jù)輸出，D0—D7表示向寄存器中輸入8位數(shù)據(jù)的引腳，CLK是用來進行寄存器的選定操作，當其為高電位時和T4信號一起選定哪個寄存器進行數(shù)據(jù)輸入。</p><p>　　8位運算器的原理圖如圖3-3所示：</p&

30、gt;<p>　　圖3-3 8位運算器的原理圖</p><p>　　在該運算器中，有兩片74LS181組成算術和邏輯運算。數(shù)據(jù)的來源由74LS273寄存器提供，74LS273產生8位數(shù)據(jù)，分別送入到74LS181運算器中進行相應的運算，而如何進行數(shù)據(jù)的傳送是由LDDR1和LDDR2以及T4信號控制的，當LDDR1和T4都為高電平時，選定相應的寄存器來進行數(shù)據(jù)輸入，同理，LDDR2和T4。然后經(jīng)過相

31、應的運算之后將產生的結果通過總線送回到寄存器中。整個數(shù)據(jù)的運送過程有相應的控制信號提供，S0、S1、 S2、S3、S4、M都是通過控制器的相關指令來控制。讓其進行某種算數(shù)運算和邏輯運算。整個數(shù)據(jù)和指令都是通過數(shù)據(jù)總線，控制總線和地址總線來進行傳送。</p><p>　　3.2存儲器系統(tǒng)的組成與說明</p><p>　　3.2.1存儲器的詳細設計</p><p>　　

32、圖3-4 存儲器的原理圖</p><p>　　說明：該主存儲器采用一級cache-存儲器結構。主要用于存放試驗機的機器指令。它的數(shù)據(jù)總線掛在外部數(shù)據(jù)總線EXD0～EXD7上；它的地址總線由地址寄存器單元電路中的地址寄存器74LS273（U37）給出，地址值由8個LED燈LAD0～LAD7顯示，高電平亮，低電平滅；在手動方式下，輸入數(shù)據(jù)由8位數(shù)據(jù)開關KD0～KD7提供，并經(jīng)一三態(tài)門74LS245（U51）連至外部數(shù)

33、據(jù)總線EXD0～EXD7，實驗時將外部數(shù)據(jù)總線EXD0～EXD7用8芯排線連到內部數(shù)據(jù)總線BUSD0～BUSD7，分時給出地址和數(shù)據(jù)。它的讀信號直接接地；它的寫信號和片選信號由寫入方式確定。該存儲器中機器指令的讀寫分手動和自動兩種方式。手動方式下 ，寫信號由W/R` 提供，片選信號由CE`提供；自動方式下，寫信號由控制CPU的P1.2提供，片選信號由控制CPU的P1.1提供。</p><p>　　由于地址寄存器為

34、8位，故接入6264的地址為A0～A7，而高4位A8～A12接地，所以其實際使用容量為256字節(jié)。6264有四個控制線：CS1 第一片選線、CS2第二片選線、OE讀線、WE寫線。CS1片選線由CE`控制（對應開關CE）、OE讀線直接接地、WE寫線由W/R`控制（對應開關WE）、CS2直接接+5V。</p><p>　　圖中信號線LDAR 由開關LDAR提供，T3由試驗機上時序模塊電路TS3提供。</p>

35、;<p>　　3.3指令系統(tǒng)的設計與指令分析</p><p><b>　　機器指令格式的設計</b></p><p><b>　　3.3.1數(shù)據(jù)格式</b></p><p>　　數(shù)據(jù)格式如表3-2所示：</p><p>　　D7 D6 D0<

36、/p><p><b>　　表3-2 數(shù)據(jù)格式</b></p><p><b>　　3.3.2指令格式</b></p><p>　　模型機設計四大類指令共十條，其中包括算術指令邏輯指令，I/O指令，存算指令，取算指令，轉移指令。</p><p><b>　　算術指令</b></

37、p><p>　　設計7條算術指令并用單字節(jié)表示，尋址方式采用寄存器尋址，其格式如表3-3所示：</p><p>　　表3-3 算數(shù)指令格式</p><p>　　其中，OP-CODE為操作碼，RS為源寄存器，DS目的寄存器，其規(guī)定如下所示：</p><p><b>　　表3-4 寄存器</b></p><p

38、><b>　　訪存指令及轉移指令</b></p><p>　　設計2條訪問指令：即存算STA，取算LDA;2條轉移指令：即無條件轉移指令JMP，有進位跳轉指令BZC，指令格式如表3-5所示：</p><p>　　表3-5 訪問指令及轉移指令格式</p><p>　　其中,OP-CODE為操作碼，RD為源寄存器的地址(LAD,STA指令用)

39、，D 為位移量，M為尋址模式，其定義如下所示：</p><p><b>　　表3-6 尋址方式</b></p><p>　　本模型機規(guī)定變址RI為寄存器R2。</p><p><b>　　I/O指令</b></p><p>　　輸入IN指令和輸出指令OUT指令采用單字節(jié)指令，其格式如表3-7所示：&

40、lt;/p><p>　　表3-7 I/O指令格式</p><p>　　其中，addr=01時，選中輸入數(shù)據(jù)開關KD0~KD7作為輸入設備,addr=10選中2位數(shù)碼管作為輸出設備。</p><p><b>　　3.3.3指令系統(tǒng)</b></p><p>　　本模型機共有11條基本指令，其中算術指令7條，訪存指令和程序控制指令

41、4條，輸入輸出指令2條。表3-8列出了各條指令的格式，匯編符合，指令功能。</p><p><b>　　表3-8 指令格式</b></p><p>　　3.4微程序控制器的邏輯結構及功能</p><p>　　微程序控制器的結構與微指令的格式密切相關。    微程序控制器的結構框圖如圖3-5所示。它由控制存儲器、微

42、地址寄存器、微命令寄存器和地址轉移邏輯幾部分組成。微地址寄存器和微命令寄存器兩者的總長度即為一條微指令的長度，二者合在一起稱為微指令寄存器。</p><p>　　圖3-5 微程序控制器的結構框圖</p><p><b>　　1．控制存儲器</b></p><p>　　ROM中存放微程序，也就是全部的微指令。ROM的容量取決于微指令的總數(shù)。假如控

43、制器需要128條微指令，則微地址寄存器長度為7位。ROM的字長取決于微指令長度。如果微指令為32位，則ROM的字長就是32位。實際應用中ROM可采用EPROM或E2PROM、EAROM，用戶寫入和修改微程序比較方便。</p><p><b>　　2．微命令寄存器</b></p><p>　　微命令寄存器暫存由控制存儲器中讀出的當前微指令中控制字段與測試判別字段信息，可

44、由8D寄存器組成。</p><p><b>　　3．微地址寄存器</b></p><p>　　微地址寄存器暫存由控制存儲器讀出的當前微指令的下址字段信息。它可由帶RD、SD強置端的D觸發(fā)器組成。其中時鐘端和D端配合用做ROM的讀出打入，用SD進行下址修改。</p><p><b>　　4．地址轉移邏輯</b></p&

45、gt;<p>　　微指令由ROM讀出后直接給出下一條微指令的地址，這個地址就放在微地址寄存器中。當微程序出現(xiàn)分支時通過地址轉移邏輯去修改微地址寄存器內容，并按修改好的微地址讀出下條微指令。地址轉移邏輯是一個組合邏輯電路，其輸入是當前微指令的判別測試字段Pi、執(zhí)行部件反饋的“狀態(tài)條件”及時間因素T4。</p><p><b>　　5．控制時序信號</b></p>&

46、lt;p>　　上圖中標明了一個基本機器周期中的控制時序信號。例如用上一周期的T4時間按微地址寄存器內容從ROM中讀一條微指令，經(jīng)過一段時間后被讀出，用當前周期的T1時間打入到微指令寄存器。T2、T3時間用來控制執(zhí)行部件進行操作。T4時間修改微地址寄存器內容并讀出下一條微指令。</p><p>　　微控制器寄存器使用的是兩片74LS273和一片74LS175構成它們從微命令存儲器中讀出并保存，為后續(xù)模塊提供信

47、息。它是根據(jù)節(jié)拍信號進行讀的。</p><p>　　地址轉移部分是由一個74LS245作為6的帶強制端的觸發(fā)器構成寄存器和構成在強制端沒有輸入時使用的是從微存儲器讀出下一條地址。如果強制端有輸入就是強制端給定的地址。強制端給地址主要是在分支的時候給出。</p><p>　　還有三個74LS138夠成地址譯碼部分。分別對應A,B,C字段。</p><p><b&

48、gt;　　微控制器的物理設計</b></p><p>　　微控制器的設計中根據(jù)其要求，使用的微控制的微控存使用的是3片2816</p><p>　　構成。其中每一片使用的是256個字節(jié)并沒有全使用。這主要考慮到是整個模型機都使用的都是8位的。三片2816實現(xiàn)的位擴張，構成24長度微指令。因此根據(jù)起設計的要求物理設計的原理圖如圖3-6所示: </p><p&g

49、t;　　3.5微程序的設計與實現(xiàn)</p><p><b>　　3.5.1指令格式</b></p><p>　　微指令長共24位，其控制位順序如表3-9所示：</p><p>　　A字段 B字段 C字段</p><p>　　表3-9 微指令的格式

50、</p><p><b>　　對表3-7解釋：</b></p><p>　　S3 S2 S1 S0 M</p><p>　　微運算器74LS181芯片的控制信號，詳見表3-7。</p><p>　　微W\R信號對RAM和OUT進行寫操作，高電平為寫有效。</p><p><b>

51、　　B1,B0:</b></p><p>　　為對外部設備（RAM, OUTPUT, INPUT）地址進行譯碼，B0B1=00時， </p><p>　　INPUT 選中; B0B1 =01時，RAM（CE）選中；B0B1=10的，OUTPUT選中; B0B1=11時，外部設備不選中。</p><p><b>　　A字段：</b&

52、gt;</p><p>　　LDRi：寄存器輸入選中，具體選擇同指令寄存器（IR）的最低2位（I1，I0）配合，當I1，I0=00時為輸入到R0寄存器；I1，I0=01時為R1；I1，I0=10時為R2。 </p><p>　　LDDR1：暫存器DR1選中。 </p><p>　　LDDR2：暫存器DR2選中。 </p><p>　　LDIR

53、：指令寄存器IR選中。 </p><p>　　LOAD：總線數(shù)據(jù)直接裝載到PC計數(shù)器。 </p><p>　　LDAR：地址寄存器AR選。</p><p><b>　　B字段 ：</b></p><p>　　RS-B：為源寄存器輸出選中。具體選擇同指令寄存器（IR）的3，4位（I3，I2）配合，當I3，I2=00時為輸入

54、到R0寄存器；I3，I2=01時為R1；I3，I2=10時為R2。 </p><p>　　RD-B：為目的寄存器輸出選中。具體選擇同指令寄存器（IR）的最低2位（I1，I0）配合，當I1，I0=00時為輸入到R0寄存器；I1，I0=01時為R1；I1，I0=10時為R2。 </p><p>　　RI-B：為變址寄存器選中。本機定固定為R2 。 </p><p>　　

55、299-B：移位寄存器輸出選中。 </p><p>　　ALU-B：邏輯運算單元結果輸出。 </p><p>　　PC-B ：PC計數(shù)器輸出。</p><p><b>　　C字段 ：</b></p><p>　　P（1）：分支判斷1，和指令寄存器（IR）的高四位（IR7-IR4）作為測試條件?？煞?6個分支。 </

56、p><p>　　P（2）：分支判斷2，和指令寄存器（IR）的三四位（IR3，IR2）作為測試條件，有4個分支。 </p><p>　　P（3）：分支判斷3，和CY或ZI作為測試條件，有兩個分支。 </p><p>　　P（4）：分支判斷4，和開關SWB，SBA作為測試條件，有4個分支。用于控制臺控制區(qū) （讀程序，寫程序，和運行程序）。 </p><p

57、>　　AR：進行算術運算時是否影響進位和判零標志的控制位。 選中時進行帶進位運算。 </p><p>　　LDPC：為PC計數(shù)信號選中。 </p><p>　　UA5……UA0：為下一步微地址。</p><p>　　指令的后續(xù)地址的產生方法是:在沒有跳轉的指令中后六位就是下一條微指令的入口地址。在有跳轉的指令根據(jù)跳轉的條件微控制器根據(jù)相應的條件和地址將下地址直

58、接送到為控制器的地址強制端得到下一條指令的地址。 微程序是按順序在在為控存中存放在系統(tǒng)初始化的是時候指令是從00H地址開始的00H地址中存放的是一條跳轉指令直接可以跳轉到01H的中存放的就是真正在控制程序功能的指令。機器就根據(jù)指令一條的執(zhí)行。在微控制器的控制下讓機器根據(jù)指令的來進行有條不紊的工作。</p><p>　　為指令的入口地址的形成是根據(jù)機器指令的高四位進行判斷后得出的。每一條微指令都對應相應

59、的一個地址。地址的編制和每一微指令是一一對應。不存在沖突。</p><p>　　3.5.2微程序流程圖</p><p>　　根據(jù)以上的指令設計，得出的微程序流程圖如圖3-7所示：</p><p>　　在微程序流程圖中總共涉及到13條機器指令它們分別是：</p><p>　　IN OUT STA LDA JM

60、P BZC</p><p>　　CLR MOV AND OR HALT</p><p>　　其中的指令的格式在上面已經(jīng)介紹。</p><p>　　這些機器指令指令都是遵循從 取址 譯碼 執(zhí)行 訪存 寫回 5個步驟。在取址總它們都有相同的的操作如圖中標號 01H 的作用是從地址指針寄存器中得到指令地址根據(jù)指令地址得出取出指令

61、。這個取址過程是所用的指令的需要執(zhí)行的公操作。</p><p>　　圖中在執(zhí)行完公操作后又給“P(1)”的功能就是譯碼。這里的譯碼工作是使用微控制器的外圍電路中分支的方式。得到下一條微指令的地址。</p><p>　　指令中的STA、 LDA JMP BZC 是四條雙字長的指令。他們有四種尋址方式分別是直接、間接、變址、相對。指令在操作地址的時候都是先得到地址然才能操作。在這里設計的

62、過程使用的也是同樣的思想。在指令譯碼的過程中對這四條指令使用的方式不是直接判斷應該執(zhí)行什么指令，而是先判斷應該使用怎樣的尋址方式先找到應該操作的主存地址再進行操作。</p><p>　　間接尋址的方式的STA指令如下：</p><p>　　第一步：(01H)從地址指針(PC)中得到地址,送到地址寄存器（AR）中，PC自動加一。</p><p>　　第二步：(02H)

63、主存（RAM）中讀出東西送到總線上，送到指令寄存器（IR）中。</p><p>　　第三步：(10H)將（IR）中的內容進行譯碼。判斷下一條指令的地址。</p><p>　　第四步：（12H）由于是STA指令是一條雙子長指令。所以在此再次執(zhí)行第一步即可。</p><p>　　第五步：（06H）將主存中的數(shù)據(jù)寫到DR1中。</p><p>　　

64、第六步：(07H) 將R2中的內容送到DR2中。</p><p>　　第七步：（08H）將DR1與DR2中的數(shù)據(jù)相加后送到AR中，是STA指令操作地址。并進行判斷執(zhí)行的是哪種地址。</p><p>　　第八步：（20H）將相應的寄存器中的內容送到RAM中。</p><p>　　第九步：回到原操作。</p><p><b>　　3.5

65、.3微指令</b></p><p>　　微指令的格式表3-10所示：</p><p>　　表3-10 微指令格式</p><p>　　設計復雜模型機的監(jiān)控軟件，詳細如下：</p><p>　　$P00 44 IN 01,R0</p><p>　　$P01 46 IN 02,R2</p>

66、<p>　　$P02 48 IN 03,R1</p><p>　　$P03 61 AND RO,R1</p><p>　　$P04 A4 OR R1,R2</p><p>　　$P05 3C BZC 00,00</p><p><b>　　$P06 00</b></p>&l

67、t;p><b>　　微指令：</b></p><p>　　＄M01 82ED05</p><p>　　＄M02 50C004</p><p>　　＄M034CE105</p><p>　　＄M0405E004</p><p>　　＄M058CE004</p>&l

68、t;p>　　＄M0607E004</p><p>　　＄M0708A205</p><p>　　＄M088CEA95</p><p>　　＄M090AA004</p><p>　　＄M0A0BE005</p><p>　　＄M0B8CEA95</p><p>　　＄M0C01

69、9006</p><p>　　＄M0D019004</p><p>　　＄M0E81D108</p><p>　　＄M0F1E8005</p><p>　　＄M1083ED05</p><p>　　＄M1184ED05</p><p>　　＄M1286ED05</p>

70、<p>　　＄M13896D05</p><p>　　＄M14011004</p><p>　　＄M15010407</p><p>　　＄M16019205</p><p>　　＄M1798ED05</p><p>　　＄M1899A601</p><p>　　＄M19

71、418525</p><p>　　＄M1A1BA205</p><p>　　＄M1B1CB405</p><p>　　＄M1C019AE9</p><p>　　＄M1D018005</p><p>　　＄M1E018005</p><p>　　＄M1F81E104</p>

72、<p>　　＄M20019A39</p><p><b>　　第四章 系統(tǒng)調試</b></p><p>　　PC=01->AR=00->RAM(44)</p><p>　　RAM(44)->IR=44->微控器</p><p>　　INPUT(01)->R0=01</p

73、><p>　　PC=02->AR=01->RAM(46)</p><p>　　RAM(45)->IR=46->微控器</p><p>　　INPUT(02)->R1=02</p><p>　　PC=03->AR=03->RAM(48)</p><p>　　RAM(46)->I

74、R=48->微控器</p><p>　　INPUT(03)->R2=03</p><p>　　PC=04->AR=02->RAM(B4)</p><p>　　RAM(88)->IR=88->微控器</p><p>　　R0=01->DR1</p><p>　　R1=02->

75、;DR2</p><p>　　AUL=00->R1</p><p>　　PC=05->AR=03->RAM(61)</p><p>　　RAM(61)->IR=61->微控器</p><p>　　DR1->R0=03</p><p>　　PC=06->AR=04->RAM

76、(A4)</p><p>　　RAM(A4)->IR= A4->微控器</p><p>　　R1=00->DR1</p><p>　　R2=03->DR2</p><p>　　ALU=03->R2</p><p>　　PC=07->AR=03->RAM(3C)</p>

77、;<p>　　RAM(3C)->IR=3C->微控器</p><p>　　PC=08->AR=07->RAM(00)</p><p>　　RAM(00)->AR=03</p><p>　　2.調試時的問題及解決</p><p>　　在調試程序時，由于理論和實踐沒有很好的結合在一起，因而遇到了很多問題

78、，總結起來有以下幾點：</p><p>　　1.接線錯誤。 例如：沒有檢查排線是否正常或者由于粗心，排線的插孔沒有對齊，排線接錯，導致程序運行錯誤。</p><p>　　2.在寫程序時的錯誤。</p><p><b>　　總 結</b></p><p>　　通過本次的課程設計我進一步熟悉了計算機組成原理的基本知識，同時

79、也了解了模型機設計的基本過程，掌握了一些基本的軟硬件設計知識并對其進行了基本的運用。在模型機的設計中運用了很多知識，也學習了許多設計技巧。</p><p>　　本次課程設計通過查閱資料及瀏覽網(wǎng)頁解決了對基本功能部件的功能了解。課程設計中微控制器的設計是最為復雜的一項，在微控制器設計中譯碼電路和翻譯電路的設計是最為困難。微指令的設計中要求的就是精益求精，細微至極。設計過程需要24位的微指令中的每一位都要細微設計。&

80、lt;/p><p>　　但是由于課程設計時間較短，所以該模型機還有許多不盡人意的地方。二周的課程設計，提高了我的實際操作能力，從以前所學理論上升到實踐，真正做到了學有所用。設計中遇到的最為困難的也是在微指令設計中對微指令的每一位的正確判斷，為了能正確識別每一位微指令，我們再次做了組成原理實驗，加深對時序和數(shù)據(jù)流向的認識和理解。</p><p><b>　　參考文獻</b>

81、</p><p>　　白中英. 計算機組成原理. 科學術出版社，2006.8</p><p>　　白中英. 計算機組成原理題解、題庫、實驗. 科學術出版社，2006.8</p><p>　　王愛英，計算機組成與結構，清華大學出版社，1999</p><p>　　王誠，計算機組成與結構，清華大學出版社，1999清華大學出版社，1999<

82、;/p><p>　　唐朔飛. 計算機組成原理，高等教育出版社，1993</p><p><b>　　致 謝</b></p><p>　　首先非常感謝學院開設計算機組成原理這個課程設計，為我以后從事計算機方面的工作提供了實戰(zhàn)經(jīng)驗，奠定了初步的基礎。</p><p>　　在本次課程設計中，特別感謝我的指導老師xx老師不辭辛苦的

83、輔導，以及我的計算機組成原理老師xx老師，他在我學習計算機組成原理的過程中也付出了辛勞的汗水，在此獻上我最誠摯的謝意。還要感謝我的隊友及同學們，在課程設計的過程中給予我很大的幫助。同時也要感謝實驗室的xx老師，在課程設計的過程中也給了我很大的幫助。</p><p>　　無論是在專業(yè)知識還是在學習生活中的問題，我們問起來時x老師總是有問必答，而且把問題分析的通通透透，用最簡明扼要的語言分析開了最難懂的問題。xx老師

84、真是一個處處為學生著想，認認真真工作的好老師。xx老師認真負責的工作態(tài)度，嚴謹?shù)闹螌W精神和深厚的理論水平使我們收益匪淺，成為我們以后學習和工作的榜樣。我覺得xx老師決不止是在專業(yè)知識對我們的教育，他看來更像一個迷霧中的導航燈，讓我們學到知識的同時認識到我們當前的位置和市場的聯(lián)系，給我們指明地方，有很多思想教育都是讓我深思的。在此向杜老師表示深深的感謝和由衷的敬意。</p><p>　　再次感謝以上對我此次課程設計