1、<p>　　數字系統綜合實驗 課程設計（論文）</p><p>　　題目： 時間倒計時顯示牌設計 </p><p>　　院（系）： 電子與信息工程學院 </p><p>　　專業(yè)班級： 通信091 </p><p>　　學 號： </p>

2、<p>　　課程設計（論文）任務及評語</p><p>　　院（系）：電子與信息工程學院 　教研室：通信工程</p><p><b>　　目錄</b></p><p><b>　　第1章 引言1</b></p><p>　　第2章 總體設計思路1

3、</p><p>　　第3章 詳細設計2</p><p><b>　　3.1要求2</b></p><p>　　3.2秒顯示電路圖3</p><p>　　3.3分顯示電路圖4</p><p>　　3.4 60分鐘倒計時模塊電路設計：5</p><p>　　3.

4、5 60分鐘倒計時總電路圖如下6</p><p>　　3.6 仿真波形6</p><p>　　3.7電路實物圖7</p><p><b>　　第4章 總結8</b></p><p><b>　　參考文獻9</b></p><p>　　·本文針對簡易數字倒

5、計時器的設計要求，提出了總體設計方案，詳細設計過程，主要運用了74168的減法計數功能，一個模塊一個模塊地完成設計，最后組裝電路，管腳鎖定，并調試成功。</p><p>　　設計過程采用系統設計的方法，先分析任務書，明確任務的要求，然后進行總體設計，劃分系統模塊，然后進行詳細的設計，決定各個功能系統模塊中的內部電路，然后進行波形模擬。</p><p>　　四進制計數器控制哪個數碼管工作以及

6、工作頻率，當60分鐘倒計時計時完畢，即分的顯示和秒的顯示都為0時，計時模塊停止工作。</p><p>　　要想實現60分鐘倒計時功能。就需要將控制秒循環(huán)的60進制減法計數器和控制分遞減的60進制減法計數器相連接，每個計數器都由兩片加減計數器74168構成，低位計數器每循環(huán)一次給高位信號一個借位信號，高位計數器依此開始工作，兩者共同構成60分鐘倒計時模塊</p><p><b>　

7、　第1章 引言</b></p><p>　　所謂數字倒計時器，就是運用電子技術基礎理論的原理，將現有的減法計數器通過恰當的方式級聯起來，在脈沖信號的作用下，完成倒計時的功能。</p><p>　　設計過程采用系統設計的方法，先分析任務書，明確任務的要求，然后進行總體設計，劃分系統模塊，然后進行詳細的設計，決定各個功能系統模塊中的內部電路，然后進行波形模擬，如果所得波形與所要求

8、的結果形同，證明電路基本上符合實驗要求，就可以上箱測試了。</p><p>　　第2章 總體設計思路</p><p>　　因為為時鐘倒計時，所以需要將1HZ的脈沖信號給60分鐘倒計時模塊，控制端控制倒計時模塊的啟動和暫停，當控制端電位為高電平時，倒計時模塊開始工作，當控制端電位為地點平時，倒計時模塊停止工作。計時信號通過譯碼模塊譯碼后再由實驗箱上的數碼管顯示出來。四進制計數器控制哪個數碼

9、管工作以及工作頻率，當60分鐘倒計時計時完畢，即分的顯示和秒的顯示都為0時，計時模塊停止工作。</p><p>　　要想實現60分鐘倒計時功能。就需要將控制秒循環(huán)的60進制減法計數器和控制分遞減的60進制減法計數器相連接，每個計數器都由兩片加減計數器74168構成，低位計數器每循環(huán)一次給高位信號一個借位信號，高位計數器依此開始工作，兩者共同構成60分鐘倒計時模塊。此外，實際電路還需要74153和7448都能模塊這

10、些在連接電路時都不需要自己連接，因此電路中省略掉了。</p><p>　　第3章 詳細設計 </p><p><b>　　3.1要求</b></p><p>　　本課程設計的題目要求是設計一個60分鐘倒計時，最終目的是用數碼管顯示時間，從59：59倒記時到00：00停止，有手動功能。</p><p>　　看到題目要求，

11、我們首先想到用現成的具有倒記時功能的減法計數器通過級聯的方式來實現</p><p>　　這一功能，我們可以選擇同步十進制加/減計數器74168</p><p>　　圖3.1 74168結構</p><p><b>　　74168真值表：</b></p><p><b>　　表3.2 真值表</b>&

12、lt;/p><p>　　通觀察74168的真值表發(fā)現，LDN端為低電平時該計數器強行置數，LDN端為高平時，并且ENTN與ENPN同時為低電平，U/DN為高電平時器件開始加法計數，在此條件下U/DN為低電平時開始減法計數。</p><p>　　用低位器件的借位端控制高位的開始計數是這一課程設計的主要思路。74168實現自減功能是從9計到0時再進行下一輪計數，即從1001減至0000停止。<

13、;/p><p><b>　　3.2秒顯示電路圖</b></p><p>　　作為秒計時的60進制減法計數器的電路設計</p><p>　　59秒的電路計時如下圖：</p><p>　　圖3.3 59秒電路計時</p><p>　　如上電路圖所示，當控制端為低電平時，計數器置數，左邊高電位輸出為5右邊

14、低電位輸出為9，當控制端為高電平時，計數器開始做計數工作，低電位從9遞減到0，即輸出為0000時，給高電位一個借位信號，用一個四輸入的或門實現這一功能，只有當輸入全為零時或門的輸出端才為全零，74168的使能端為低電平有效，此時高位信號進行一次減法計數工作。如此反復，實現60進制減法計數器的功能。</p><p><b>　　3.3分顯示電路圖</b></p><p>

15、;　　作為分顯示的60制減法計數器的電路設計</p><p>　　如下電路圖所示，此60制減法分計數器的工作原理與60進制減法秒計數器的工作原理相同。</p><p>　　圖3.4 59秒電路計時</p><p>　　3.4 60分鐘倒計時模塊電路設計：</p><p>　　將60進制減法分計數器與60制減法秒計數器進行恰當合理的級聯，就構

16、成了60分鐘倒計時計數器模塊，如下圖所示。計數工作的原理前面已經講過，下面主要分析一下它的手動功能。由74168的工作特性我們知道，當ENT或ENP其中的一個為高電平時，計數器就會開始它的保持功能。要想讓它在結束了60分鐘的計數后讓它停止計數工作，那么我們就得想辦法去控制它的ENT或ENP端在結束了60分鐘計數后就保持在高電平。</p><p>　　用它們四片輸出都為0的狀態(tài)信號作為輸入控制信號，由一片或非門將輸

17、入信號轉變?yōu)楦唠娖?，再將高電平接到四?4168的ENP端，這樣，當計數器進行完60分鐘倒計時工作后就自然而然地保持在了0000的狀態(tài)而不再計數。</p><p>　　60分鐘倒計時計數器的暫停設計思路是，將輸入的脈沖信號和一個開關a用一個與門相連接，這樣當開關給定的是高電平時，計數器工作，當開關給定低電平時，將使其停止計數，并使其保持在當前的數值上。當給en端輸入低電平時，計數器停止計數，并且將自動回到計數器的

18、最初狀態(tài)即59:59狀態(tài)。</p><p>　　3.5 60分鐘倒計時總電路圖如下</p><p><b>　　圖3.5 總電路圖</b></p><p><b>　　3.6 仿真波形</b></p><p><b>　　圖3.6 仿真波形</b></p><

19、;p><b>　　3.7電路實物圖</b></p><p><b>　　圖3.7 實物圖</b></p><p><b>　　圖</b></p><p><b>　　圖3.8 實物圖</b></p><p><b>　　第4章 總結<

20、;/b></p><p>　　本課程設計的題目要求是設計一個60分鐘倒計時，最終目的是用數碼管顯示時間，從59：59倒記時到00：00停止，有手動功能。</p><p>　　選用合適的芯片，經分析選用了74168芯片，通觀察74168的真值表發(fā)現，LDN端為低電平時該計數器強行置數，LDN端為高平時，并且ENTN與ENPN同時為低電平，U/DN為高電平時器件開始加法計數，在此條件下U

21、/DN為低電平時開始減法計數。</p><p>　　用低位器件的借位端控制高位的開始計數是這一課程設計的主要思路。74168實現自減功能是從9計到0時再進行下一輪計數，即從1001減至0000停止</p><p>　　在整個課程設計過程中，我熟練掌握MAX+PLUSⅡ軟件的使用方法及EDA實驗箱的使用。應用了74168減法計數功能，列真值表，畫卡諾圖，分布設計。首先，利用60進制減法計數先

22、設計60秒倒計時，編譯、執(zhí)行、仿真、連接EDA箱，得以驗證。其次再設計60進制分減法計數，模仿60秒的設計，最后得出60分的減法計數。</p><p>　　總之，要完成實驗應該有較好的理論基礎，整個實驗都是在理論的指導下完成的，并且設計過程中使用了許多理論課上學的內容，如真值表、卡諾圖等。本次設計把理論應用到了實踐中，同時通過設計，也加深了自己對理論知識的理解和掌握。</p><p>&l

23、t;b>　　參考文獻</b></p><p>　　[1] 閻石. 數字電子技術基礎. 高等教育出版社,1993</p><p>　　[2] 康華光. 數字電子技術基礎. 高等教育出版社,2000</p><p>　　[4] 萬錦坤. 中國大學學報論文文摘.中國大百科全書出版社,1998</p><p>　　[5] 華柏興，盧