1、隨著我國(guó)經(jīng)濟(jì)與技術(shù)的飛速發(fā)展，各種非線性和沖擊性負(fù)載大量接入電網(wǎng)，使可能造成電能質(zhì)量問(wèn)題的因素不斷增多，電能質(zhì)量問(wèn)題逐漸引起廣泛關(guān)注。依據(jù)相關(guān)標(biāo)準(zhǔn)，利用檢測(cè)技術(shù)盡可能無(wú)失真地獲取電網(wǎng)信號(hào)的重要信息，通過(guò)電能參數(shù)檢測(cè)算法實(shí)時(shí)、準(zhǔn)確地測(cè)量出相關(guān)電能質(zhì)量參數(shù)，并提供完備的相關(guān)數(shù)據(jù)，對(duì)于電力系統(tǒng)中電能質(zhì)量問(wèn)題的監(jiān)管和治理具有重要意義。
　　其中涉及到兩大難題，一是如何有效獲取電網(wǎng)信號(hào)的盡可能真實(shí)的原始信息，二是，如何根據(jù)獲取的基本信息準(zhǔn)確

2、而快速地計(jì)算出相關(guān)電能質(zhì)量參數(shù)，本文將對(duì)以上問(wèn)題的關(guān)鍵技術(shù)進(jìn)行探討和研究。
　　針對(duì)第一大難題，考慮到異步采樣方法所需數(shù)據(jù)量較多、算法復(fù)雜、精度也不好，不太適合多參量的實(shí)時(shí)性測(cè)量，因此，本文選取同步采樣作為獲取電網(wǎng)信號(hào)原始信息的基本途徑，著重研究了以下兩種同步精度較高且實(shí)現(xiàn)相對(duì)簡(jiǎn)單的同步方法。
　　方法一，針對(duì)傳統(tǒng)數(shù)字鎖相環(huán)路通常其捕獲范圍較窄、通用性不強(qiáng)且鎖定時(shí)間和系統(tǒng)穩(wěn)定性之間難以平衡的問(wèn)題，本文設(shè)計(jì)了一種改進(jìn)型數(shù)字鎖相

3、環(huán)。具有自適應(yīng)功能的參數(shù)調(diào)整模塊可以動(dòng)態(tài)調(diào)整控制參數(shù)使鎖相環(huán)在快捕期、過(guò)渡期和慢捕期三個(gè)不同工作狀態(tài)間協(xié)調(diào)切換以提高性能。經(jīng)過(guò)實(shí)際仿真與驗(yàn)證，當(dāng)選取系統(tǒng)時(shí)鐘為50MHz，對(duì)于頻率在20Hz~48kHz范圍內(nèi)的輸入信號(hào)，該鎖相環(huán)能夠在1~8個(gè)時(shí)鐘周期內(nèi)實(shí)現(xiàn)鎖定，且同步誤差在200ns以內(nèi)。
　　方法二，為了克服傳統(tǒng)軟件同步方法中采樣間隔誤差累積以及原理性的中斷響應(yīng)延時(shí)時(shí)間的分散性問(wèn)題，本文提出了一種基于 FPGA的硬件等效同步采樣新

4、方法。以FPGA為平臺(tái)，先用高速定頻 f s采樣，然后經(jīng)動(dòng)態(tài)抽取算法使平均同步誤差和抽樣間隔點(diǎn)數(shù)誤差始終保持在1/ fs時(shí)間以內(nèi)，近似實(shí)現(xiàn)等間隔采樣。
　　其中，方法一中的系統(tǒng)具有非線性，控制參數(shù)的選定需要依靠經(jīng)驗(yàn)和不斷反復(fù)調(diào)試，但其對(duì)硬件要求低，成本低，同步誤差也??；而方法二對(duì)硬件要求較高，成本也相對(duì)較高，其性能隨采樣速率的提高而增強(qiáng)，還會(huì)增加功耗，但實(shí)現(xiàn)簡(jiǎn)單。根據(jù)實(shí)測(cè)結(jié)果，當(dāng)采樣頻率為10MHz時(shí)，兩種方法的同步誤差和對(duì)電能參

5、數(shù)的測(cè)量結(jié)果基本一致，故在應(yīng)用中應(yīng)根據(jù)實(shí)際情況選取合適的同步采樣方法。
　　針對(duì)第二大難題，本文根據(jù)同步采樣的研究成果，選取基于 FFT的方法計(jì)算電參數(shù)，研究了非2的整數(shù)次冪的混合基FFT算法，并針對(duì)其計(jì)算量巨大的問(wèn)題作了改進(jìn)，使其在保證原始算法的精度的同時(shí)大大減小了計(jì)算量，并利用 FP GA的高度并行處理能力設(shè)計(jì)了改進(jìn)型混合基 FFT算法的實(shí)現(xiàn)方案。通過(guò)仿真可以發(fā)現(xiàn)，F(xiàn)PGA實(shí)現(xiàn)2560點(diǎn)FF T算法的計(jì)算時(shí)間約為14525個(gè)系