1、現(xiàn)如今隨著嵌入式技術的飛速發(fā)展，傳統(tǒng)數(shù)據(jù)記錄器單一的數(shù)據(jù)存儲功能已無法滿足現(xiàn)代化設備的應用要求，對海量數(shù)據(jù)的實時顯示監(jiān)控、便捷傳輸，為用戶提供友好的人機界面和操作體驗是現(xiàn)代數(shù)據(jù)記錄器的發(fā)展趨勢?；诖?，本文設計了以嵌入式ARM為核心控制的數(shù)據(jù)記錄器，兩路高速串行PCM碼信號作為數(shù)據(jù)源，采用FPGA對這兩路數(shù)據(jù)進行串并轉(zhuǎn)換、仲裁、編幀及控制大容量 Flash緩沖介質(zhì)進行讀寫，利用ARM處理器加載相關外圍接口驅(qū)動，在Windows CE6.

2、0操作系統(tǒng)平臺上，完成了數(shù)據(jù)的實時顯示監(jiān)控，并控制U盤存儲介質(zhì)，實現(xiàn)數(shù)據(jù)的便捷傳輸。大容量Flash作為緩沖介質(zhì)保證了海量數(shù)據(jù)存儲的完整性，U盤作為存儲介質(zhì)增加了系統(tǒng)容量的可擴性。
　　論文首先介紹了課題來源、研究背景和國內(nèi)外發(fā)展現(xiàn)狀，然后根據(jù)實時顯示數(shù)據(jù)記錄器設計要求，提出了基于FPGA+ARM的高速串行數(shù)據(jù)記錄器的設計方案。針對U盤數(shù)據(jù)讀寫速度不穩(wěn)定的問題，選用大容量Flash作為緩沖介質(zhì)，解決了數(shù)據(jù)輸入過程中速率不匹配的問題

3、。FPGA與ARM之間的通信是本設計的難點，本文通過對比多種不同通信方式，最終選擇適合本設計開發(fā)的并行通信作為FPGA與ARM的數(shù)據(jù)交互方式，將FPGA作為ARM的外接存儲器利用虛擬地址映射機制，完成了Windows CE操作系統(tǒng)層與底層硬件之間的數(shù)據(jù)通信。通過使用C＃語言編寫應用程序，實現(xiàn)了數(shù)據(jù)實時顯示人機交互界面的設計。
　　由于數(shù)據(jù)記錄器設備應用環(huán)境復雜，本方案對于PCB的防干擾、設備結構、電源保護及U盤的卡槽等都進行了針對