1、隨著通信行業(yè)的發(fā)展，特別是在5G時代的來臨之際，原有的通信設備性能已經(jīng)不能滿足不斷增長的通信應用需求。這就促使通信設備必須向著能夠提供更高的通信帶寬，更快的數(shù)據(jù)傳輸速率的方向發(fā)展。另一方面，伴隨著物聯(lián)網(wǎng)與移動設備（如手機）等應用領域的發(fā)展，單一設備往往要同時具有傳感，計算，通信等等功能，對芯片的功能集成度要求很高。在這些應用領域，集成電路不僅要滿足性能方面的要求，更要滿足功耗方面的要求。在CMOS工藝的快速發(fā)展的前提下，半導體特征尺寸正

2、在逐步減小。在該過程中，數(shù)字集成電路與模擬集成電路相比，能夠更好地在集成度，功耗和速度等方面受益。這使得數(shù)字集成電路能夠更好地滿足實際應用中在速度、功耗和集成度方面不斷增長的需求，這也使得在電路層面對于信號的處理逐步從模擬端向數(shù)字端轉(zhuǎn)移。模數(shù)轉(zhuǎn)換器就是這樣一種能將現(xiàn)實世界中的模擬信號轉(zhuǎn)換為可被數(shù)字系統(tǒng)識別的數(shù)字信號的電路系統(tǒng)，其作為連接模擬世界與數(shù)字系統(tǒng)的橋梁，顯得非常重要。模數(shù)轉(zhuǎn)換器的性能往往會成為全部體系性能的瓶頸。
　　本文

3、主要通過對高速低功耗SAR ADC的結(jié)構(gòu)和設計方法的研究，分析得出了在高速低功耗SAR ADC的設計中存在的主要問題。并在對已經(jīng)存在的相關方面的技術(shù)進行深入剖析的基礎上，針對之前的設計存在的不足之處，提出了改進型的分段預量化-旁路電容陣列式DAC和bootstrap電路。隨后以這兩種技術(shù)為基礎使用40nm CMOS工藝設計了一種高速低功耗單通道SAR ADC并進行了流片驗證，對本設計和其應用的相應的技術(shù)進行了驗證。芯片測試結(jié)果顯示本論文