USDR平臺中FPGA圖形化設計關鍵技術研究.pdf_第1頁
已閱讀1頁,還剩110頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、FPGA目前已成為高性能數(shù)字信號處理的理想器件。在FPGA內(nèi)部不僅擁有豐富的邏輯資源,同時還包括有硬核乘加單元、高速存儲器以及多路復用器等,而且還擁有高度并行計算的能力,特別適合于高速數(shù)據(jù)采集、完成數(shù)字濾波、復雜控制邏輯、快速傅里葉變換等,并已成功地應用于通信、網(wǎng)絡、圖形、視音頻、軟件無線電等多個領域。
  但是,設計者在利用FPGA進行數(shù)字信號處理算法設計時,時常面臨的一個最大問題就是如何完成從算法設計到物理實現(xiàn)的轉(zhuǎn)換,這同樣也

2、是使用 USDR通用軟件無線電平臺的算法工程師所面臨的問題。問題的主要原因如下:
  (1)大部分算法工程師通常對C語言或MATLAB工具很熟悉,卻不了解HDL語言,而且認為對 HDL語言在語句可綜合方面的要求限制了其編寫算法的思路;
  (2)對算法工程師的硬件知識要求很高,而通常的硬件工程師對復雜的數(shù)字信號處理算法又了解較少;
  (3)算法工程師還需面臨處理FPGA上的特定硬件接口等問題,而硬件平臺上的接口資源對

3、算法工程師來說又太復雜。
  為此,本文針對USDR軟件無線平臺設計了一套FPGA圖形化設計工具。它可以使得算法工程師通過Simulink設計直接到硬件比特文件的生成,而且不需要了解底層硬件資源的實現(xiàn)細節(jié),從而為他們掃清了硬件編程的障礙,以方便他們快速有效地使用USDR軟件無線電平臺。具體研究內(nèi)容包括以下幾個方面:
  第一,詳細分析了國內(nèi)外現(xiàn)有的FPGA圖形化設計工具和典型產(chǎn)品的技術現(xiàn)狀,并針對USDR軟件無線電平臺提出了

4、FPGA圖形化設計工具的應用場景和系統(tǒng)結構,明確了FPGA圖形化設計工具的功能和指標需求。
  第二,將本文所研究的FPGA圖形化設計工具的軟件架構分為三個設計部分,依次為頂層設計、Simulink模塊端口設計以及代碼自動生成系統(tǒng)設計。并采用自頂向下的設計方式實現(xiàn)了自定義的頂層模塊和子模塊,同時也完成了Simulink模塊的創(chuàng)建、封裝以及代碼自動生成系統(tǒng)的實現(xiàn)。
  第三,在Simulink環(huán)境下搭建了測試鏈路,在測試鏈路里

5、包含了所有本文自定義的Simulink模塊,然后按照工具的執(zhí)行流程直接生成了FPGA可配置的比特文件,并將比特文件下載到FPGA器件上進行了測試和驗證。測試結果表明,自定義的Simulink模塊滿足功能需求,工具的使用具有可靠性和有效性。
  本文的研究驗證了在USDR軟件無線電平臺中對FPGA進行圖形化設計的可行性與有效性,使開發(fā)者可以快速、簡易地將Simulink設計自動編譯生成USDR平臺中的FPGA比特文件,從而縮短了整個

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論