1、單粒子效應和硬件木馬是近年來研究集成電路可靠性和安全性的熱門課題之一。半導體器件受到空間高能粒子的輻射作用會使其敏感節(jié)點產生錯誤的翻轉，導致數據錯誤和系統的錯誤操作。在集成電路設計和制造過程中被嵌入硬件木馬，從而使電路失效或者機密信息被竊取，這些都對集成電路的可靠性和安全性提出了更高的要求。本文在研究差分串聯電壓開關邏輯（簡稱DCVSL）結構的基礎上，研究單粒子瞬態(tài)在DCVSL結構中的傳播特性以及硬件木馬對DCVSL結構電路的影響，并驗

2、證DCVSL結構在抑制單粒子瞬態(tài)效應和檢測硬件木馬的可行性。主要內容如下：
　　1.研究DCVSL結構延遲與MOS晶體管寬度之間的關系，通過公式推導得到DCVSL結構邏輯門的nMOS和pMOS的最小化延遲寬長比。通過HSPICE仿真優(yōu)化公式推導的MOS晶體管寬長比，結果表明在DCVSL結構中nMOS的寬度大于pMOS的寬度，為討論分析DCVSL結構的單粒子瞬態(tài)效應奠定基礎。
　　2.基于現有的器件模型，調整器件參數建立nMO

3、S和pMOS的器件模型，并將其與SMIC90nm的HSPICE模型進行工藝校準。使用TCAD和HSPICE混合仿真觀測重離子入射引起的單粒子瞬態(tài)效應在CMOS和DCVSL兩種結構中的異同。
　　3.研究單粒子瞬態(tài)脈沖在組合邏輯電路的傳播過程中出現的脈沖展寬效應。利用等效瞬態(tài)電流模型模擬單粒子瞬態(tài)電流，通過 HSPICE仿真分析在負載不均衡和閾值電壓不對稱條件下，單粒子瞬態(tài)脈沖在CMOS和DCVSL兩種結構的邏輯門鏈中的脈沖展寬效應

4、，證實DCVSL結構與CMOS相比具有抑制單粒子瞬態(tài)脈沖展寬的特性。
　　4. DCVSL結構在輸入互補時，瞬態(tài)電流只有尖峰；而輸入非互補時，瞬態(tài)電流除了有尖峰之外還有一個持續(xù)時間的短路電流。硬件木馬激活導致DCVSL結構電路出現非互補的狀態(tài)，利用DCVSL電路在互補和非互補狀態(tài)下瞬態(tài)電流的不同檢測出被測電路中是否被嵌入了硬件木馬。使用蒙特卡羅方法通過觀察測試電路的平均電流空間分布圖的分離度分析工藝偏差對 DCVSL結構在硬件木馬